一种栅控垂直双扩散金属-氧化物半导体场效应晶体管的制作方法
【专利摘要】本发明公开了一种栅控垂直双扩散金属-氧化物半导体场效应晶体管，把晶体管的沟道区和JFET区从上表面和前后侧面用栅电极包裹起来，这样在正向导通时扩展的栅电极使器件沟道区与JFET区都形成多数载流子积累层，从而能明显减小导通电阻，提高输出电流。而且由于折叠式栅对JFET区电荷的控制能力，可以避免JFET区因为缩小尺寸带来的穿通问题，从而促进元胞的电荷共享作用，优化了垂直电场分布，提高了器件的击穿电压。同时JFET区尺寸缩小有利于元胞小型化，提高元胞密度，从而能够获得更大的电流。
【专利说明】一种栅控垂直双扩散金属-氧化物半导体场效应晶体管【技术领域】
[0001]本发明涉及半导体器件【技术领域】，特别是涉及一种垂直双扩散金属-氧化物半导体场效应晶体管。
【背景技术】
[0002]功率MOS场效应晶体管是在MOS集成电路工艺基础上发展起来的新一代半导体功率开关器件，二十年来取得了长足的进步，由LDMOS结构起步，经历了 VVMOS、VUMOS、VDMOS、EXTFET等结构的演化，目前仍以VDMOS结构为主，垂直双扩散金属氧化物半导体(VDMOS)器件具有输入阻抗高、开关速度快、工作频率高、电压控制、热稳定性好等一系列独特特点，目前已在开关稳态电源、高频加热、计算机接口电路以及功率放大器等方面获得了广泛的应用。
[0003]为了满足功率开关的功能，功率MOSFET应当满足两个重要的要求:当器件处于开态时，有足够低的导通电阻来降低传导损耗；当器件处于关态时维持某一反向电压，且器件的漏电流很小。前者需要承担反向电压的漂移区高掺杂，而后者需要漂移区低掺杂。因此，在一般结构中击穿电压与比导通电阻关系为Rm = 5.93X 10_9(BV)2_5，而它仅仅满足漂移区的一维电导调制。为了打破这个限制，一些结构被提出来，例如OBMOS等。 [0004]传统的VDM0S，如图1所示，其中多晶硅栅采用的是平面栅结构，电流在流向与表面平行的沟道时，栅极下面由P型基区围起来的结型场效应管是电流的必经之路，它成为电流通道上的一个串联电阻。正是由于这个串联电阻的存在，使得传统VDMOS器件难以获得较低的通态功耗。
[0005]而且对于低压器件，沟道电阻占了其中绝大部分。降低沟道电阻只能加大栅压，然而这样必然会加大开关功耗，因此研究人员把目光放在提高元胞密度上。对于普通VDMOS结构而言，现代技术进步已经达到了缩小VDMOS元胞尺寸而无法降低导通电阻的程度，主要原因也是由于JFET颈区电阻的限制，即使采用更小的光刻尺寸，特征导通电阻也难以降低。
[0006]因此降低JFET区电阻是降低VDMOS导通电阻，提高元胞密度的关键。
【发明内容】
[0007]为了解决现有技术中由于晶体管JFET区串联电阻无法减小而带来的功耗较大、元胞尺寸较大元胞密度不够高，无法进一步提高器件性能等问题，本发明提出一种栅控垂直双扩散金属-氧化物半导体场效应晶体管。
[0008]本发明分别就N沟道VDMOS器件、P沟道VDMOS器件给出如下解决方案。
[0009]N沟道VDMOS器件，包括栅极(I)、栅氧化层、N+源区(2)、P型基区(3)、N_漂移区
(4)、N+衬底(5)、漏极(6)，其特殊之处在于:所述栅极(I)以及栅氧化层覆盖至沟道区和JFET区的整体上表面和前后侧面，其中沟道区和JFET区的整体上表面被完全覆盖。
[0010]上述沟道区和JFET区的整体前后侧面也被完全覆盖，是一种更优的设计。[0011]上述栅极(I)在前后侧面的覆盖形状以规则图形为佳，当然，也可以是非规则图形。
[0012]上述栅极(I)在前后侧面的覆盖形状以矩形或圆形为佳，当然，也可以是其他形状。
[0013]P沟道VDMOS器件，包括栅极、栅氧化层、P+源区、N型基区、P-漂移区、P+衬底、漏极，其特殊之处在于:所述栅极以及栅氧化层覆盖至沟道区和JFET区的整体上表面和前后侧面，其中沟道区和JFET区的整体上表面被完全覆盖。
[0014]上述沟道区和JFET区的整体前后侧面也被完全覆盖，是一种更优的设计。
[0015]上述栅极在前后侧面的覆盖形状以规则图形为佳，当然，也可以是非规则图形。
[0016]上述栅极在前后侧面的覆盖形状以矩形或圆形为佳，当然，也可以是其他形状。
[0017]本发明的有益效果如下:
[0018]垂直双扩散金属-氧化物半导体场效应晶体管的沟道区和JFET区被栅电极从上表面和前后侧面包裹起来，这样在正向导通时，在栅压作用下，扩展的栅电极使得沟道区与JFET区都产生电荷的积累层，从而能明显减小导通电阻，提高输出电流。而且由于折叠式栅对JFET区电荷的控制能力，可以避免JFET区因为缩小尺寸带来的穿通问题，从而促进元胞的电荷共享作用，优化了垂直电场分布，提高了器件的击穿电压。同时JFET区尺寸缩小有利于元胞小型化，提高元胞密度，从而能够获得更大的电流。
【专利附图】
【附图说明】
[0019]图1是传统VDMOS器件的横截面不意图；
[0020]其中I是栅极、2是(在P型基区内扩散形成的)N+源区、3是P型基区(其中的环形部即为双扩散形成的沟道区，两个环形部之间的区域即为JFET区，可以认为两个环形部的下端连线即为JFET区的下边界)、4是N-漂移区、5是N+衬底、6是漏极。
[0021]图2是本发明的VDMOS器件的横截面示意图；
[0022]其中I是栅极、2是N+源区、3是P型基区、4是N-漂移区、5是N+衬底、6是漏极。
[0023]图3是本发明未进行栅氧化层与栅电极覆盖时的顶视图；
[0024]其中2是N+源区、3是P型基区、7是JFET区。
[0025]图4是本发明进行栅氧化层与栅电极覆盖后的顶视图；
[0026]其中I是栅极(下有栅氧化层)，2是N+源区、3是P型基区、7是JFET区。
【具体实施方式】
[0027]下面将结合附图及具体实施例对本发明进一步详细描述。
[0028]以N沟道VDMOS器件为例，如图2所示，包括栅极1、N+源区2、P型基区3、N_漂移区4、N+衬底5、漏极6，它的栅极I (隔着栅氧化层)覆盖于晶体管的沟道区和JFET区从上表面和前后侧面。在正向导通时，在栅压作用下，扩展的栅电极使得沟道区与JFET区都产生电荷的积累层，从而能明显减小导通电阻，提高输出电流。而且由于折叠式栅对JFET区电荷的控制能力，可以避免JFET区因为缩小尺寸带来的穿通问题，从而促进元胞的电荷共享作用，优化了垂直电场分布，提高了器件的击穿电压。同时JFET区尺寸缩小有利于元胞小型化，提高元胞密度，从而能够获得更大的电流。于是在同等击穿电压条件下这种结构使VDMOS具有更低的比导通电阻，实现了 VDMOS降低比导通电阻和增加击穿电压的更好折衷。
[0029]栅氧化层厚度以及栅极的厚度与材料以及覆盖的面积与区域可根据VDMOS的具体击穿特性和导通特性的要求来具体设定。栅氧化层的厚度影响器件的阈值电压，还会影响器件的电荷积累效果，所以对于特定的阈值电压、输出电流以及击穿要求，还需进一步优化设计栅极覆盖面积以及栅氧化层厚度。通常情况下，至少应完全覆盖沟道区和JFET区的整体上表面。
[0030]具体制造器件时，可以在最后进行栅氧化以及栅电极淀积，并且多一道额外的刻蚀工序。在前后侧面需要栅电极覆盖的区域:1、对器件侧面JFET区以及沟道区需要栅电极覆盖区域进行刻蚀形成于长而薄的深沟槽。2、栅氧化层在刻蚀工序之后生长，覆盖器件表面栅电极区域与侧面沟槽。3、在氧化层表面生长重掺杂的多晶硅或其它材料作为电极。
[0031]在具体实施过程中，可以根据具体情况，在基本步骤不变的情况下，进行一定的变通。制造器件时，还可以用碳化硅、砷化镓、磷化铟、或者锗硅等半导体代替体硅等。
[0032]以上所述仅是本发明的优选实施方式，应当指出，对于本【技术领域】的普通技术人员来说，在不脱离本发明原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
【权利要求】
1.一种N沟道VDMOS器件，包括栅极(I)、栅氧化层、N+源区(2)、P型基区(3)、N-漂移区(4)、N+衬底(5)、漏极(6)，其特征在于:所述栅极(I)以及栅氧化层覆盖至沟道区和JFET区的整体上表面和前后侧面，其中沟道区和JFET区的整体上表面被完全覆盖。
2.根据权利要求1所述的N沟道VDMOS器件，其特征在于:沟道区和JFET区的整体前后侧面也被完全覆盖。
3.根据权利要求1或2所述的N沟道VDMOS器件，其特征在于:所述栅极(I)在前后侧面的覆盖形状是规则图形。
4.根据权利要求3所述的N沟道VDMOS器件，其特征在于:所述栅极(I)在前后侧面的覆盖形状是矩形或圆形。
5.一种P沟道VDMOS器件，包括栅极、栅氧化层、P+源区、N型基区、P-漂移区、P+衬底、漏极，其特征在于:所述栅极以及栅氧化层覆盖至沟道区和JFET区的整体上表面和前后侧面，其中沟道区和JFET区的整体上表面被完全覆盖。
6.根据权利要求5所述的P沟道VDMOS器件，其特征在于:沟道区和JFET区的整体前后侧面也被完全覆盖。
7.根据权利要求5或6所述的P沟道VDMOS器件，其特征在于:所述栅极在前后侧面的覆盖形状是规则图形。
8.根据权利要求7所述的P沟道VDMOS器件，其特征在于:所述栅极在前后侧面的覆盖形状是矩形或圆形。
【文档编号】H01L29/78GK104009088SQ201410234390
【公开日】2014年8月27日 申请日期:2014年5月29日 优先权日:2014年5月29日
【发明者】段宝兴, 袁嵩, 杨银堂, 郭海君 申请人:西安电子科技大学