沟槽型双层栅功率mos器件的制造方法
【专利摘要】本发明公开了一种沟槽型双层栅功率MOS器件的制造方法，步骤包括：1)刻蚀定义出接触孔图形；2)形成沟槽侧墙；3)刻蚀定义出沟槽；4)生长侧壁氧化膜，形成屏蔽极多晶硅；5)淀积氧化膜，光刻，回刻；6)生长栅氧，形成栅极多晶硅；7)刻蚀侧墙和硬掩膜；8)体、源注入，APM膜淀积，BPSG淀积，BPSG回流；9)接触孔光刻，氧化膜回刻；10)接触孔再次光刻，氧化膜刻蚀，定义出栅极多晶硅引出端；11)接触孔自对准刻蚀；12)形成源极金属和钝化层。本发明通过一次光刻及两次沟槽刻蚀工艺，同时定义出沟槽和元胞区接触孔图形，同时又引入源极接触孔自对准工艺，成功降低了元胞尺寸，提高了器件集成度，降低了加工成本。
【专利说明】沟槽型双层栅功率MOS器件的制造方法
【技术领域】
[0001] 本发明涉及集成电路制造领域，特别是涉及沟槽型双层栅功率M0S器件的制造方 法。
【背景技术】
[0002] 在沟槽栅M0SFET (金属氧化物半导体场效应晶体管）器件中，沟槽型双层栅功率 M0S器件因具有击穿电压高、导通电阻低、转换效率高、开关速度快的特性而被广泛应用。
[0003] 传统的沟槽型双层栅功率M0S器件的加工工艺流程包括有以下步骤：
[0004] 步骤1，生长沟槽硬掩膜（通常采用一层或两层氧化硅）；
[0005] 步骤2,通过光亥|J、刻蚀，形成沟槽，如图1所示；
[0006] 步骤3，在沟槽内生长氧化层；
[0007] 步骤4,生长第一层多晶硅，然后对第一层多晶硅进行第一次刻蚀；
[0008] 步骤5,第一层多晶硅光刻，然后对第一层多晶硅进行第二次刻蚀；
[0009] 步骤6,高密度等离子体氧化膜（HDP)淀积；
[0010] 步骤7,对HDP进行化学机械研磨，至剩余3000A HDP ;
[0011] 步骤8,湿法腐蚀，使沟槽内的第一层多晶硅上剩余2500A HDP ;
[0012] 步骤9,生长栅氧化层；
[0013] 步骤10,淀积第二层多晶硅并回刻蚀，如图2所示；
[0014] 步骤11，形成体区和源区；
[0015] 步骤12,形成源极接触孔、金属层和钝化层，如图3所示。
[0016] 在上述传统工艺中，源极接触孔图形是通过接触孔光刻来定义的，因此，在做器件 设计时，必须考虑接触孔和沟槽图形的光刻对偏，这限制了元胞尺寸的进一步缩小。
【发明内容】
[0017] 本发明要解决的技术问题是提供一种沟槽型双层栅功率M0S器件的制造方法，它 可以提高功率M0S器件的集成度，降低器件的加工成本。
[0018] 为解决上述技术问题，本发明的沟槽型双层栅功率M0S器件的制造方法，步骤包 括：
[0019] 1)在衬底上生长硬掩膜，进行光刻及硬掩模刻蚀；
[0020] 2)第一次沟槽刻蚀，定义出源区接触孔图形；
[0021] 3)在沟槽侧壁形成侧墙；
[0022] 4)第二次沟槽刻蚀，定义出栅极沟槽；
[0023] 5)生长沟槽侧壁氧化膜，淀积屏蔽极多晶硅并回刻，然后刻蚀掉多余的沟槽侧壁 氧化膜；
[0024] 6)淀积多晶硅层间氧化膜，并进行表面平坦化；
[0025] 7)光刻，多晶硅层间氧化膜回刻蚀；
[0026] 8)生长栅极氧化膜，淀积栅极多晶硅并回刻蚀；
[0027] 9)刻蚀掉沟槽侧墙和沟槽顶部硬掩膜；
[0028] 10)体注入，源注入，氧化膜淀积，硼磷硅玻璃膜淀积，硼磷硅玻璃膜回流；
[0029] 11)接触孔第一次光刻，氧化硅回刻蚀，刻蚀掉元胞区的氧化硅；
[0030] 12)接触孔第二次光刻，氧化硅刻蚀，定义出栅极多晶硅引出端；
[0031] 13)元胞区接触孔自对准刻蚀；
[0032] 14)生长源极金属并刻蚀，生长钝化层。
[0033] 本发明通过一次光刻及两次沟槽刻蚀工艺，同时定义出沟槽和元胞区接触孔图 形，同时又引入源极接触孔自对准工艺，对传统的沟槽型双层栅功率M0S的加工工艺加以 改进，成功地将元胞尺寸从目前主流的1. 3?1. 8微米降低到0. 8微米，从而降低了单位面 积的导通电阻，提高了功率M0S器件的集成度，同时还降低了器件的加工成本。
【专利附图】
【附图说明】
[0034] 图1?图3是传统的沟槽型双层栅功率M0S器件的制造工艺流程示意图。其中， 图1是沟槽刻蚀，图2是栅极多晶硅回刻蚀；图3是源极接触孔刻蚀。
[0035] 图4?图15是本发明实施例的沟槽型双层栅功率M0S器件的制造工艺流程示意 图。
[0036] 图16是本发明实施例在沟槽刻蚀后，断面的扫描电镜图。
[0037] 图17是本发明实施例在屏蔽极多晶硅回刻蚀后，断面的扫描电镜图。
[0038] 图18是本发明实施例在BPSG回流后，断面的扫描电镜图。
[0039] 图19是本发明实施例在接触孔自对准刻蚀后，断面的扫描电镜图。
[0040] 图中附图标记说明如下：
[0041] 1 :沟槽
[0042] 2 :氧化硅
[0043] 3:第一层多晶硅
[0044] 4:第二层多晶硅
[0045] 5 :体注入层
[0046] 6 :源注入层
[0047] 7 :接触孔
[0048] 8 :层间介质膜
[0049] 9 :金属层
[0050] 10 :氮化硅
[0051] 11 :屏蔽极多晶硅
[0052] 12:栅极多晶硅
[0053] 13:APM 膜
[0054] 14 :BPSG 膜
【具体实施方式】
[0055] 为对本发明的技术内容、特点与功效有更具体的了解，现结合附图，对本发明详述 如下：
[0056] 本发明的沟槽型双层栅功率M0S器件的制造工艺流程请参见图4?图15所示，具 体包括有以下步骤：
[0057] 步骤1，在衬底上生长一层氮化硅硬掩膜，然后进行沟槽光刻及硬掩模刻蚀。
[0058] 步骤2,第一次沟槽刻蚀，刻蚀深度0. 4 μ m，如图4所示。这步刻蚀用于定义出源 区接触孔图形。
[0059] 步骤3,淀积氮化硅并回刻蚀，形成侧墙，如图5所示。
[0060] 步骤4,第二次沟槽刻蚀，刻蚀深度1. 7μ--，如图6所示。其中，a为栅极的沟槽区， b为元胞接触孔区，侧墙宽度c为接触孔与沟道之间的距离。这步刻蚀用于定义出栅极沟 槽。这样，通过一层光刻及沟槽两次刻蚀工艺，同时定义出了沟槽和元胞区接触孔图形。
[0061] 沟槽刻蚀后的断面如图16所示。
[0062] 步骤5,生长沟槽侧壁氧化膜，然后淀积屏蔽极多晶硅并回刻蚀（刻蚀深度为硅表 面以下1. 2微米），接着进行沟槽侧壁氧化膜的刻蚀，如图7所示。
[0063] 屏蔽极多晶硅回刻蚀后的断面如图17所示。
[0064] 步骤6,采用高密度等离子体（HDP)或次常压化学气相沉积（SACVD)方法淀积多晶 硅层间氧化膜，并对多晶硅层间氧化膜进行CMP (化学机械研磨），如图8所示。
[0065] 步骤7,光刻，多晶硅层间氧化膜湿法回刻蚀，使沟槽内的多晶硅上剩余2500A氧 化膜，如图9所示。
[0066] 步骤8,生长栅极氧化膜，淀积栅极多晶硅并回刻蚀，如图10所示。
[0067] 步骤9,刻蚀掉沟槽侧壁和顶部的氮化硅，如图11所示。
[0068] 步骤10,体注入，源注入，依次进行APM(常压化学气相）氧化膜淀积、BPSG (硼磷 硅玻璃）淀积、BPSG回流，如图12所示。BPSG回流后的断面如图18所示。
[0069] 步骤11，接触孔第一次光刻，氧化膜回刻蚀，如图13所示。这步刻蚀将元胞区氧化 硅刻蚀掉，终端的氧化硅则保留。
[0070] 步骤12,接触孔第二次光刻，氧化膜刻蚀，定义出栅极多晶硅引出端，如图14所 /_J、1 〇
[0071] 步骤13,利用干法硅刻蚀对氧化硅的高选择比，进行元胞区接触孔自对准刻蚀，如 图15所示。
[0072] 图19为接触孔自对准刻蚀后断面的扫描电镜图。由于实现了接触孔与沟槽的自 对准，避免了接触孔与沟槽光刻的对偏以及CD波动对接触孔与沟槽间距离的影响，从而可 以进一步降低器件的尺寸，提高器件的集成度。
[0073] 步骤14,生长源极金属并刻蚀，生长钝化层，完成沟槽型双层栅功率M0S器件的制 作。
【权利要求】
1. 沟槽型双层栅功率MOS器件的制造方法，其特征在于，步骤包括： 1) 在衬底上生长硬掩膜，进行光刻及硬掩模刻蚀； 2) 第一次沟槽刻蚀，定义出源区接触孔图形； 3) 在沟槽侧壁形成侧墙； 4) 第二次沟槽刻蚀，定义出栅极沟槽； 5) 生长沟槽侧壁氧化膜，淀积屏蔽极多晶硅并回刻，然后刻蚀掉多余的沟槽侧壁氧化 膜； 6) 淀积多晶硅层间氧化膜，并进行表面平坦化； 7) 光刻，多晶硅层间氧化膜回刻蚀； 8) 生长栅极氧化膜，淀积栅极多晶硅并回刻蚀； 9) 刻蚀掉沟槽侧墙和沟槽顶部硬掩膜； 10) 体注入，源注入，氧化膜淀积，硼磷硅玻璃膜淀积，硼磷硅玻璃膜回流； 11) 接触孔第一次光刻，氧化硅回刻蚀，刻蚀掉元胞区的氧化硅； 12) 接触孔第二次光刻，氧化硅刻蚀，定义出栅极多晶硅引出端； 13) 元胞区接触孔自对准刻蚀； 14) 生长源极金属并刻蚀，生长钝化层。
2. 根据权利要求1所述的方法，其特征在于，步骤2)，刻蚀深度0. 4 y m。
3. 根据权利要求1所述的方法，其特征在于，步骤4)，刻蚀深度1. 7 y m。
4. 根据权利要求1所述的方法，其特征在于，步骤5)，刻蚀深度为硅表面以下1. 2微 米。
5. 根据权利要求1所述的方法，其特征在于，步骤6)，采用高密度等离子体或次常压化 学气相沉积方法淀积多晶硅层间氧化膜。
6. 根据权利要求1所述的方法，其特征在于，步骤7)，回刻蚀后，沟槽内的多晶硅上剩 余2500A氧化膜。
7. 根据权利要求1所述的方法，其特征在于，步骤10)，采用常压化学气相沉积方法淀 积氧化膜。
8. 根据权利要求1所述的方法，其特征在于，步骤13)，采用对氧化硅具有高选择比的 干法硅刻蚀方法。
【文档编号】H01L21/336GK104282573SQ201410235800
【公开日】2015年1月14日 申请日期:2014年5月30日 优先权日:2014年5月30日
【发明者】丛茂杰, 周颖, 陈正嵘 申请人:上海华虹宏力半导体制造有限公司