显示装置及其制造方法

显示装置及其制造方法
【专利摘要】显示装置可包括用于显示图像的显示区域。该显示装置还可包括围绕显示区域的周边区域。该显示装置还可包括设置在该显示区域中的像素。该显示装置还可包括设置在该周边区域中并配置为传输信号的总线。该显示装置还可包括与总线电连接的连接导体组。该显示装置还可包括与连接导体组电连接，并配置为从总线接收信号和将信号传输至像素的支线，其中支线的一部分设置在显示区域中。
【专利说明】显示装置及其制造方法

【技术领域】
[0001] 本发明涉及显示装置（如有机发光二极管（0LED)显示装置）及其制造方法。

【背景技术】
[0002] 诸如有机发光二极管（0LED)显示器的装置可包括两个电极和设置在这两个电极 之间的有机发光层。在操作中，从一个电极注入的电子和从另一电极注入的空穴在有机发 光层中结合，以使得形成激子，并使用与激子关联的能量来发光。
[0003] 通常，在制造显示装置中，形成多个薄膜和导线，并执行0S(开路和/或短路）测 试，该0S测试用于确认在导线的一个或多个导线组中是否存在任何非预期的开路电路和/ 或任何非期望的短路电路。在0S测试中，导线组的一端与短路棒连接，0S测试点形成在导 线的另一端，探针与该短路棒和0S测试点接触，并施加电信号以测试在导线组中是否存在 非预期的开路或非预期的短路。如果在测量电阻（在0S测试中获得）与预定的电阻标准 之间的差别不够大，则检测邻近的导线之间的短路可能十分困难。
[0004]

【背景技术】部分中公开的上述信息仅用于增强对本发明的背景的理解。【背景技术】部 分可包含不形成在本国为本领域技术人员所已知的现有技术的信息。


【发明内容】

[0005] 本发明的实施方式涉及显示装置，如有机发光二极管（0LED)显示装置。显示装置 可包括这样的一个或多个结构，其配置为便于在制造显示装置过程中进行用于初始化电压 线和全局控制信号线中至少之一的至少一个开路和/或短路（0S)测试。本发明的实施方 式可涉及用于制造显示装置的方法。
[0006] 本发明的实施方式可涉及显示装置，其可包括用于显示图像的显示区域。显示装 置还可包括围绕显示区域的周边区域。显示装置还可包括设置在显示区域中的像素。显示 装置还可包括设置在周边区域中并配置为传输信号的总线。显示装置还可包括与总线电连 接的连接导体组。显示装置还可包括支线，该支线与连接导体组电连接并配置为从总线接 收信号和将信号传输至像素，其中支线的一部分设置在显示区域中。
[0007] 显示装置可以是0LED显示装置。
[0008] 信号可以是初始化电压信号或控制信号。
[0009] 连接导体组可包括以下元件：互连导体、总线连接导体组以及支线连接导体组，其 中总线连接导体组可与互连导体和总线中的每个直接接触，支线连接导体组可与总线连接 导体分离并与互连导体和支线中的每个直接接触。互连导体的材料可以与总线连接导体组 和支线连接导体组中至少之一的材料不同。
[0010] 互连导体可与总线和支线中的每个重叠并直接接触。
[0011] 显示装置可包括以下元件：基底；设置在基底和支线连接导体组之间的栅极绝缘 层；以及设置在支线连接导体组和支线之间的层间绝缘层。
[0012] 层间绝缘层具有开口。互连导体的一部分设置在开口内部并与支线连接导体组的 第一部分直接接触。支线连接导体组的第二部分与支线直接接触。
[0013] 支线连接导体组的第二部分的材料可以与支线连接导体组的第一部分的材料不 同。
[0014] 层间绝缘层可具有接触孔。支线可通过接触孔与支线连接导体组连接。
[0015] 显示装置可包括存储电容，该存储电容包括第一存储电极和第二存储电极。第二 存储电极可设置在栅极绝缘层和层间绝缘层之间。总线连接导体组和支线连接导体组中至 少之一的材料可与第二存储电极的材料相同。
[0016] 显示装置可包括以下元件：包括栅极电极、源极电极和漏极电极的晶体管；设置 在所述显示区域中并与源极电极和漏极电极之一电连接的像素电极。像素电极的材料可与 互连导体的材料相同。
[0017] 总线和支线中至少之一的材料可与源极电极和漏极电极中至少之一的材料相同。
[0018] 总线的材料可与栅极电极的材料相同。
[0019] 总线连接导体组和支线连接导体组中至少之一的第一材料可与栅极电极的材料 相同。
[0020] 显示装置可包括具有存储电极的存储电容。总线连接导体组和支线连接导体组中 至少之一的第二材料可以与存储电极的材料相同。
[0021] 总线连接导体组可包括第一总线连接导体。支线连接导体组可包括第一支线连接 导体。第一总线连接导体可与互连导体直接接触。第一支线连接导体可与第一总线连接导 体分离、可与互连导体直接接触，以及可通过互连导体与第一总线连接导体电连接。
[0022] 总线连接导体组还可包括第二总线连接导体。支线连接导体组还可包括第二支线 连接导体。第二总线连接导体可与总线和第一总线连接导体中的每个重叠并直接接触。第 二总线连接导体的边缘可与互连导体直接接触。第二支线连接导体可与支线和第一支线连 接导体中的每个重叠并直接接触。第二支线连接导体的边缘可与互连导体直接接触。
[0023] 显示装置可包括以下元件：基底；设置在基底与第二总线连接导体之间的栅极绝 缘层；以及设置在第二总线连接导体与总线之间并具有接触孔的层间绝缘层。总线可通过 接触孔与第二总线连接导体接触。
[0024] 第一总线连接导体可与总线重叠并直接接触。第一支线连接导体可与支线重叠并 直接接触。
[0025] 本发明的实施方式涉及用于制造显示装置的方法。该方法可包括以下步骤：在围 绕显示区域的周边区域中形成总线；形成与总线分离的支线，其中支线的一部分形成在显 示区域中；在支线上执行测试，以确定是否存在与支线相关联的非预期的开路和非预期的 短路中至少之一；以及在执行测试之后，形成用于将总线与支线电连接的互连导体。
[0026] 互连导体可与总线和支线中的每个重叠并直接接触。
[0027] 该方法可包括以下步骤：在形成总线之前，形成总线连接导体组，其中互连导体和 总线中的每个可形成为与总线连接导体组直接接触；以及在形成支线之前，形成支线连接 导体组，其中支线连接导体组可与总线连接导体组分离，以及互连导体和支线中的每个可 形成为与支线连接导体组直接接触。
[0028] 该方法可包括以下步骤：形成基底；在基底上形成栅极绝缘层；在栅极绝缘层上 形成支线连接导体组，以使得栅极绝缘层设置在基底与支线连接导体组之间；在支线连接 导体组上形成层间绝缘层；以及在层间绝缘层上形成支线，以使得层间绝缘层设置在支线 连接导体组与支线之间。
[0029] 该方法可包括以下步骤：在层间绝缘层中形成开口；将互连导体的一部分设置在 开口内部，以与支线连接导体组的第一部分直接接触，以及将支线的一部分设置为与支线 连接导体组的第二部分直接接触。
[0030] 支线连接导体组的第二部分的材料可以与支线连接导体组的第一部分的材料不 同。
[0031] 该方法可包括以下步骤：在层间绝缘层中形成接触孔；以及将支线的一部分设置 在接触孔内部。
[0032] 该方法可包括形成包括第一存储电极和第二存储电极的存储电容。第二存储电极 可设置在栅极绝缘层与层间绝缘层之间。总线连接导体组和支线连接导体组中至少之一的 材料可与第二存储电极的材料相同。
[0033] 该方法可包括以下步骤：形成包括栅极电极、源极电极以及漏极电极的晶体管； 以及在显示区域中形成像素电极，以使得像素电极与源极电极和漏极电极之一电连接。像 素电极的材料可与互连导体的材料相同。
[0034] 总线和支线中至少之一的材料可与源极电极和漏极电极中至少之一的材料相同。
[0035] 总线的材料可与栅极电极的材料相同。
[0036] 总线连接导体组和支线连接导体组中至少之一的第一材料可与栅极电极的材料 相同。
[0037] 该方法可包括形成具有存储电极的存储电容。总线连接导体组和支线连接导体组 中至少之一的第二材料可与存储电极的材料相同。
[0038] 总线连接导体组可包括第一总线连接导体。支线连接导体组可包括第一支线连接 导体。第一总线连接导体可与互连导体直接接触。第一支线连接导体可与第一总线连接导 体分离、可与互连导体直接接触，以及可通过互连导体与第一总线连接导体电连接。
[0039] 总线连接导体组还可包括第二总线连接导体。支线连接导体组还可包括第二支线 连接导体。第二总线连接导体可与总线和第一总线连接导体中的每个重叠并直接接触。第 二支线连接导体可与支线和第一支线连接导体中的每个重叠并直接接触。
[0040] 该方法可包括：在第二总线连接导体上形成层间绝缘层；在层间绝缘层中形成接 触孔；在层间绝缘层上形成总线，以使得层间绝缘层设置在第二总线连接导体和总线之间， 并且总线通过接触孔与第二总线连接导体接触。
[0041] 第一总线连接导体可与总线重叠并直接接触。第一支线连接导体可与支线重叠并 直接接触。
[0042] 本发明的实施方式可涉及装置（如有机发光二极管（0LED)显示装置），其可包括 以下元件：基底；形成在基底上并用于显示图像的显示区域；围绕显示区域的周边区域，其 中周边区域包括可围绕显示区域的总线；与总线分离的支线；以及配置为将总线与支线电 连接的连接构件。
[0043] 连接构件可包括主连接构件和辅助连接构件。辅助连接构件可包括第一连接构件 和第二连接构件，其中第一连接构件形成在基底上并包括彼此分离的第一总线连接构件和 第一支线连接构件，第二连接构件包括分别形成在第一总线连接构件和第一支线连接构件 上且分别与总线和支线连接的第二总线连接构件和第二支线连接构件。主连接构件可形成 在第一总线连接构件和第一支线连接构件上。主连接构件可将第一总线连接构件和第一支 线连接构件彼此电连接。
[0044] 主连接构件可延伸至总线和支线上，从而将总线与支线彼此连接。
[0045] 显示装置可包括以下元件：形成在基底与第一连接构件之间的栅极绝缘层；以及 形成在第二连接构件与总线以及支线之间的层间绝缘层。
[0046] 层间绝缘层可具有暴露第一连接构件的第一端部的开口。
[0047] 第一连接构件的第二端部可与第二连接构件接触。第一连接构件的通过层间绝缘 层的开口暴露的第一端部可以与主连接构件接触。
[0048] 总线可通过形成在层间绝缘层的总线接触孔与第二总线连接构件连接，支线可通 过形成在层间绝缘层的支线接触孔与第二支线连接构件连接。
[0049] 总线和支线可形成用于至少将初始化电压传输至显示区域的多个像素的初始化 电压线。
[0050] 显示区域可包括：形成在基底上的第一存储电极和半导体层；形成在栅极绝缘层 上的栅极电极、第二存储电极以及像素电极，其中栅极绝缘层覆盖半导体层和第一存储电 极；与半导体层连接并形成在层间绝缘层上的漏极电极和源极电极，其中层间绝缘层覆盖 栅极电极和第二存储电极；以及覆盖源极电极和漏极电极的像素限定层，其中像素电极可 通过形成在层间绝缘层和像素限定层的像素开口而被暴露。
[0051] 主连接构件可以与像素电极利用或由相同的材料形成。
[0052] 初始化电压线的支线的一部分和总线可形成在周边区域的上部部分，并可以与源 极电极和漏极电极由和/或利用相同的材料和/或层形成。
[0053] 初始化电压线的第二连接构件可形成在周边区域的上部部分，并可与栅极电极由 和/或利用相同的材料和/或层形成。
[0054] 连接构件可包括以下元件：辅助连接构件，形成在基底上并包括彼此分离的第一 总线连接构件和第一支线连接构件；以及主连接构件，形成在第一总线连接构件和第一支 线连接构件上并将第一总线连接构件和第一支线连接构件彼此连接。
[0055] 总线可形成在第一总线连接构件上，而支线可形成在第一支线连接构件上。
[0056] 显示装置可包括以下元件：形成在基底与第一连接构件之间的栅极绝缘层；以及 形成在第一连接构件与支线之间的层间绝缘层。
[0057] 总线可延伸至第一总线连接构件上，以与其直接接触，而支线可通过形成在层间 绝缘层的支线接触孔与第一连接构件连接。
[0058] 层间绝缘层可具有至少暴露第一连接构件的端部部分的开口。
[0059] 主连接构件可与通过开口暴露的第一总线连接构件的端部部分和第一支线连接 构件的端部部分接触并将其电连接。
[0060] 总线和支线可形成用于将全局控制信号传输至显示区域的多个像素的全局控制 信号线。
[0061] 显示区域可包括：形成在基底上的第一存储电极和半导体层；形成在栅极绝缘层 上的栅极电极、第二存储电极以及像素电极，其中栅极绝缘层覆盖半导体层和第一存储电 极；与半导体层连接并形成在层间绝缘层上的漏极电极和源极电极，其中层间绝缘层覆盖 栅极电极和第二存储电极；以及覆盖源极电极和漏极电极的像素限定层，其中像素电极可 通过形成在层间绝缘层和像素限定层的像素开口而被暴露。
[0062] 主连接构件可以与像素电极由或利用相同的材料形成。
[0063] 全局控制信号线的总线可形成在周边区域的下部部分处，并可与栅极电极由和/ 或利用相同的材料和/或层形成。全局控制信号线的支线的一部分可形成在周边区域的下 部部分处，并可与源极电极和漏极电极由和/或利用相同的材料和/或层形成。
[0064] 本发明的实施方式涉及用于制造显示装置（如有机发光二极管（0LED)显示装置） 的方法。显示装置可包括这样的基底，其具有用于显示图像的显示区域和围绕显示区域的 周边区域。该方法可包括以下步骤：在周边区域中形成围绕显示区域的总线；形成与总线 分离的支线，该支线的一部分设置在显示区域中；在支线上执行开路和/或短路（0S)测试； 以及在执行0S测试之后，形成用于将总线和支线电连接的主连接构件。
[0065] 该方法可包括：在形成总线和支线之前，在基底上形成辅助连接构件。形成辅助连 接构件的步骤可包括以下步骤：在基底上形成第一连接构件，其中该第一连接构件包括彼 此分离的第一总线连接构件和第一支线连接构件；以及在第一总线连接构件和第一支线连 接构件上形成第二连接构件，其中该第二连接构件包括分别与总线和支线连接的第二总线 连接构件和第二支线连接构件。
[0066] 主连接构件可形成在第一总线连接构件和第一支线连接构件上，以将第一总线连 接构件和第一支线连接构件彼此连接。
[0067] 在显示区域形成半导体层和第一存储电极的步骤可包括以下步骤：形成覆盖半导 体层和第一存储电极的栅极绝缘层；在栅极绝缘层上形成第二存储电极和栅极电极；形成 覆盖第二存储电极和栅极电极的层间绝缘层；在层间绝缘层上形成源极电极和漏极电极以 及形成暴露层间绝缘层的像素开口；在像素开口处形成像素电极；以及形成覆盖源极电极 和漏极电极的像素限定层，其中主连接构件可与像素电极同时由或利用相同的材料形成。 [0068] 总线和支线可形成用于将初始化电压传输至显示区域的多个像素的初始化电压 线。
[0069] 初始化电压线的支线的一部分和总线可形成在周边区域的上部部分处，并可以与 源极电极和漏极电极由和/或利用相同的材料和/或层形成。
[0070] 初始化电压线的第二连接构件可形成在周边区域的上部部分处并可与栅极电极 由和/或利用相同的材料和/或层构成。
[0071] 该方法可以包括，在形成总线和支线之前，在基底上形成辅助连接构件，该辅助连 接构件包括彼此分离的第一总线连接构件和第一支线连接构件。
[0072] 主连接构件可形成在第一总线连接构件和第一支线连接构件上，以将第一总线连 接构件与第一支线连接构件彼此电连接。
[0073] 该方法可包括以下步骤：在显示区域形成半导体层和第一存储电极；形成栅极绝 缘层，其中该栅极绝缘层覆盖半导体层和第一存储电极；在栅极绝缘层上形成第二存储电 极和栅极电极；形成层间绝缘层，其中该层间绝缘层覆盖第二存储电极和栅极电极；在层 间绝缘层上形成源极电极和漏极电极和形成暴露栅极绝缘层的像素开口；在像素开口处形 成像素电极；以及形成像素限定层，其中该像素限定层覆盖源极电极和漏极电极。主连接构 件可以与像素电极同时由或利用相同的材料构成。
[0074] 总线和支线可形成用于将全局控制信号传输至显示区域的多个像素的全局控制 信号线。
[0075] 全局控制信号线的支线的一部分可形成在周边区域的下部部分处并可与源极电 极和漏极电极由和/或利用相同的材料和/或层形成。
[0076] 全局控制信号线的总线可形成在周边区域的下部部分处并可与栅极电极由和/ 或利用相同的材料和/或层形成。
[0077] 根据本发明的实施方式，在0S测试之前和0S测试期间，初始化电压线的总线和初 始化电压线的支线大体彼此分离，以使得总线的电阻可大体不影响测量电阻。因此，如果存 在非预期的短路或非预期的开路，则测量电阻与预定的电阻标准之间的差别可容易地检测 至IJ。有利地，可以使0S测试的准确度和/或效率最大化。
[0078] 根据本发明的实施方式，在0S测试之前和0S测试期间，全局控制信号线的总线和 全局控制信号线的支线大体彼此分离，以使得总线的电阻可以大体不影响测量电阻。因此， 如果存在非预期的短路或非预期的开路，则测量电阻与预定的电阻标准之间的差别可容易 地检测到。有利地，可以使0S测试的准确度和/或效率最大化。

【专利附图】

【附图说明】
[0079] 图1是根据本发明的实施方式的有机发光二极管（0LED)显示器的平面图（例如 俯视图）；
[0080] 图2是根据实施方式的显示装置（例如有机发光二极管（0LED)显示装置）的显 示区域的剖视图；
[0081] 图3是初始化电压线的形成在根据实施方式的有机发光二极管（0LED)显示器的 周边区域的第一部分处（例如上部部分（图1的U1))的一部分的布局图；
[0082] 图4是图3中示出的部分A的放大的布局图；
[0083] 图5是沿图4中示出的线V-V的剖视图；
[0084] 图6是用于制造根据实施方式的有机发光二极管（0LED)显示器的方法的流程 图；
[0085] 图7是全局控制信号线的形成在根据实施方式的有机发光二极管（0LED)显示器 的周边区域的第二部分处（例如下部部分）的一部分的放大的布局图；以及
[0086] 图8是沿图7中示出的线VIII-VIII的剖视图。

【具体实施方式】
[0087] 下面将参照附图描述本发明的实施方式。本领域的技术人员将认识到，所描述的 实施方式可以以各种不同的方式进行修改，并且所有修改不背离本发明的精神或范围。 [0088] 为了清楚起见和描述简洁，在附图中可能省略了一些部分，并且相同的附图标记 指示相同或相似的部分。
[0089] 在附图中，层、膜、面板、区域等的厚度为了清楚起见可能被夸大但这些并不限制 本发明的实施方式。
[0090] 如果诸如层、膜、区域或基底的元件被称为位于另一个元件"上"，则其可直接地位 于另一元件上，或可存在插入的元件。
[0091] 尽管本文可能使用了术语第一、第二等来描述各种信号、元件、部件、区域、层和/ 或部分，但是这些信号、元件、部件、区域、层和/或部分不由这些术语所限制。这些术语可 用于将一个信号、元件、部件、区域、层或部分与另一个信号、元件、部件、区域、层或部分区 别开。因此，下文讨论的第一信号、元件、部件、区域、层或部分可称为第二信号、元件、部件、 区域、层或部分而不脱离本发明的教导。将元件描述为"第一"元件可以不需要或暗示存在 第二元件或其他元件。本文中还可使用术语第一、第二等来区分元件的不同分类。为了简 洁起见，术语第一、第二等分别可代表第一类型（或第一分类）、第二类型（第二分类）等。 术语"连接"可以指的是"电连接"，术语"绝缘"可以指的是"电绝缘"，术语"导体"可以指 的是"电导体"。
[0092] 图1是根据本发明的实施方式的例如有机发光二极管（0LED)显示装置（或0LED 显示器）的装置的平面图（例如俯视图）。
[0093] 如图1所示，显示装置（例如有机发光二极管（0LED)显示器）包括基底110、形成 在基底110上并用于显示图像的显示区域P1、以及包围显示区域P1的周边区域P2。
[0094] 0LED显示器包括多个像素 P、用于将初始化电压传输至多个像素 P的初始化电压 线70、以及用于将全局控制信号传输至多个像素 P的全局控制信号线80。多个像素 P可设 置在显示区域P1中。初始化电压线70可包括总线71和多个支线72。总线71可设置在周 边区域P2中并大体围绕显示区域P1。多个支线72可与总线71和多个像素 P电连接。全 局控制信号线80可包括总线81和多个支线82。总线81可设置在周边区域P2中。多个支 线82可与总线81和多个像素 P电连接。
[0095] 图2是图1所示的有机发光二极管（0LED)显示器的显示区域P1的剖视图。图3 是初始化电压线70的形成在有机发光二极管（0LED)显示器的周边区域P2的第一部分（例 如上部部分）处的一部分的布局图。图4是图3中示出的部分A的放大的布局图。图5是 沿图4中示出的线V-V的剖视图。
[0096] 如图2所示，在有机发光二极管（0LED)显示器的显示区域P1处，缓冲层120形成 在基底110上。基底110可以是由玻璃、石英、陶瓷或塑料形成的绝缘基底，或基底110可 以是由不锈钢形成的金属基底。缓冲层120可具有硅氮化物（SiNx)的单层式结构，或缓冲 层120可具有硅氮化物（SiNx)和氧化硅（Si02)的双层式结构。缓冲层120可配置为防止 不希望的物质如其他环境物质的水气侵入0LED显示器的部件和/或可提供平的表面，0LED 显示器的部件可以形成在该平的表面上。
[0097] 半导体层135和第一存储电极132形成在缓冲层120上的分离位置处。半导体 层135和第一存储电极132可以由多晶硅或氧化物半导体制成。氧化物半导体可包括钛 〇1)、铪〇^)、锆（21〇、铝仏1)、钽〇^)、锗（6 6)、锌（211)、镓（6&)、锡（511)以及铟（111)中 的一种或多种的一种或多种氧化物。可替代地或另外，氧化物半导体可包括一种或多种 复合氧化物，如氧化锌（ZnO)，铟镓锌氧化物（InGaZn04)，锌铟氧化物（Ζη-Ιη-0)，锌锡氧 化物（Zn-Sn-Ο)，铟镓氧化物（Ιη-Ga-O)，铟锡氧化物（In-Sn-Ο)，铟锆氧化物（Ιη-Zr-O)， 铟锆锌氧化物（Ιη-Zr-Zn-O)，铟锆锡氧化物（In-Zr-Sn-Ο)，铟锆镓氧化物（In-Zr-Ga-0)， 铟铝氧化物（Ιη-Α1-0)，铟锌铝氧化物（Ιη-Ζη-Α1-0)，铟锡铝氧化物（In-Sn-Al-Ο)，铟铝 镓氧化物（Ιη-Al-Ga-O)，铟钽氧化物（Ιη-Ta-O)，铟钽锌氧化物（In-Ta-Zn-Ο)，铟钽锡氧 化物（Ιη-Ta-Sn-O)，铟钽镓氧化物（Ιη-Ta-Ga-O)，铟锗氧化物（Ιη-Ge-O)，铟锗锌氧化物 (In-Ge-Zn-O)，铟锗锡氧化物（In-Ge-Sn-O)，铟锗镓氧化物（In-Ge-Ga-O)，钛铟锌氧化物 (Ti-In-Zn-O)以及铪铟锌氧化物（Hf-In-Zn-O)中的一种或多种。在实施方式中，半导体 层135和第一存储电极132由氧化物半导体构成，并且OLED显示器可包括保护层，该保护 层配置为保护半导体层135和第一存储电极132免受外界环境因素（如高温）影响。
[0098] 半导体层135包括不掺杂杂质的沟道区域1351。半导体层135还包括源极区域 1352和漏极区域1353,该源极区域1352和漏极区域1353掺杂有杂质并形成在沟道区域 1351两侧。杂质可根据包括半导体层135的薄膜晶体管的类型而改变并可以是N型杂质或 P型杂质。
[0099] 栅极绝缘层140形成在半导体层135和第一存储电极132上。栅极绝缘层140可 以是一层或可包括含有氮化硅和氧化硅中至少之一的多个层。
[0100] 第二存储电极127、第一像素连接构件126、栅极电极125、第二像素连接构件128 以及像素电极710形成在栅极绝缘层140上。第二像素连接构件128与第一像素连接构件 126的一端接触，像素电极710与第一像素连接构件126的另一端接触。栅极电极125与半 导体层135重叠。第二存储电极127与第一存储电极132重叠，从而形成存储电容Cst，该 存储电容Cst包括作为介电层的栅极绝缘层140的一部分。
[0101] 层间绝缘层160形成在栅极电极125和第二存储电极127上。与栅极绝缘层140 类似，层间绝缘层160可以由硅氮化物和氧化硅形成。
[0102] 层间绝缘层160和栅极绝缘层140具有分别暴露源极区域1352和漏极区域1353 的源极接触孔61和漏极接触孔62。层间绝缘层160具有暴露第二像素连接构件128的像 素接触孔63。
[0103] 源极电极176和漏极电极177形成在层间绝缘层160上。源极电极176和漏极电 极177分别通过源极接触孔61和漏极接触孔62与源极区域1352和漏极区域1353连接。
[0104] 像素限定层350形成在源极电极176和漏极电极177上。像素限定层350具有暴 露像素电极710的像素开口 351。像素限定层350可以由树脂如聚丙烯酸酯、聚酰亚胺等中 的一种或多种组成。可替代地或另外，像素限定层350可由硅基无机物质等中的一种或多 种组成。
[0105] 像素电极710通过连接构件126、连接构件128以及形成在层间绝缘层160处的像 素接触孔63与漏极电极177电连接。像素电极710可以是有机发光二极管（0LED) 700的 阳极。
[0106] 像素限定层350的两部分可与像素电极710和层间绝缘层160的边缘部分重叠。 暴露像素电极710的像素开口 351可位于像素限定层350的两部分之间。
[0107] 有机发光层720形成在像素限定层350的像素开口 351处。有机发光层720包括 发光层、空穴注入层（HIL)、空穴传输层（HTL)、电子传输层（ETL)以及电子注入层（EIL)中 的一个或多个。在实施方式中，有机发光层720可以包括所有这五种层，空穴注入层（HIL) 可以位于像素电极710 (可以是正极）上，空穴传输层（HTL)、发光层、电子传输层（ETL)以 及电子注入层（EIL)可连续地堆叠在空穴注入层（HIL)上方。
[0108] 公共电极730形成在像素限定层350和有机发光层720上。公共电极730可以是 反射层或半透射层，并可包括反射材料。构成反射层或半透射层的反射材料可包括至少一 种金属或合金，该至少一种金属或合金包括18、八8、411、〇3、1^、0以及41中的一种或多种。 公共电极730可作为有机发光二极管（0LED)700的阴极，其中该有机发光二极管（0LED)700 可包括像素电极710、有机发光层720以及公共电极730。
[0109] 如图3至图5所示，初始化电压线70的总线71和初始化电压线70的支线72通 过连接构件组10电连接。
[0110] 连接构件组10包括彼此电连接的主连接构件20和辅助连接构件组30。辅助连接 构件组30包括彼此电连接的第一连接构件组40和第二连接构件组50。第一连接构件组 40包括彼此分离的第一总线连接构件41和第一支线连接构件42。第二连接构件组50包 括分别与第一总线连接构件41和第一支线连接构件42电连接并直接接触的第二总线连接 构件51和第二支线连接构件52。第二总线连接构件51和第二支线连接构件52分别通过 总线接触孔64 (总线71的一部分设置在总线接触孔64中）和支线接触孔65 (支线72的 一部分设置在支线接触孔65中）与总线71和支线72电连接。主连接构件20与第一总线 连接构件41和第一支线连接构件42直接接触，以使得第一总线连接构件41与第一支线连 接构件42至少通过主连接构件20彼此电连接。主连接构件20与总线71和支线72直接 接触，以使得总线71与支线72至少通过主连接构件20彼此电连接。因此，总线71与支线 72通过主连接构件20和辅助连接构件组30彼此电连接。
[0111] 参照图5,缓冲层120和栅极绝缘层140在有机发光二极管（0LED)显示器的周边 区域P2处顺序地形成基底110上。由宽度为D的间隙分离的第一总线连接构件41和第一 支线连接构件42形成在栅极绝缘层140上。第二总线连接构件51和第二支线连接构件52 分别形成在第一总线连接构件41和第一支线连接构件42上。第一总线连接构件41的第 一部分和第一支线连接构件42的第一部分（例如外端）分别与第二总线连接构件51的第 一部分和第二支线连接构件52的第一部分（例如内端）重叠并直接接触。第一总线连接 构件41的第二部分和第一支线连接构件42的第二部分（例如内端）与主连接构件20重 叠并直接接触。第二总线连接构件51的第二部分和第二支线连接构件52的第二部分（例 如外端）分别可与总线71的设置在总线接触孔64中的部分和支线72的设置在支线接触 孔65中的部分直接接触。形成在周边区域P2的上部部分处的初始化电压线70的第二连 接构件组50可以与栅极电极125利用或由相同的材料形成。
[0112] 层间绝缘层160形成在第二总线连接构件51和第二支线连接构件52上。层间绝 缘层160具有开口 66,该开口 66暴露第一总线连接构件41的端部和第一支线连接构件42 的端部，其中第一总线连接构件41的端部和第一支线连接构件42的端部通过宽度为D的 间隙彼此分离。
[0113] 总线71和支线72形成在层间绝缘层160上。总线71通过形成在层间绝缘层160 处的总线接触孔64与第二总线连接构件51连接。支线72通过形成在层间绝缘层160处 的支线接触孔65与第二支线连接构件52连接。初始化电压线70的形成在周边区域P2的 上部部分处的总线71和支线72可与源极电极176和漏极电极177利用或由相同的材料形 成。
[0114] 主连接构件20可与第一总线连接构件41和第一支线连接构件42中每个的一端 重叠并直接接触，其中该第一总线连接构件41和第一支线连接构件42通过层间绝缘层160 的开口 66被暴露。宽度为D的间隙可以比开口 66窄并可设置在开口 66的内部。设置在 间隙内部的主连接构件20的部分可与连接构件41和连接构件42中每个的边缘直接接触。 主连接构件20延伸至总线71和支线72上，从而将总线71与支线72彼此电连接。主连接 构件20可与像素电极710利用或由相同的材料形成。总线71的一部分和第二总线连接构 件51的一部分可设置在主连接构件20的一部分与第一总线连接构件41的一部分之间。支 线72的一部分和第二支线连接构件52的一部分可设置在主连接构件20的一部分与第一 支线连接构件42的一部分之间。
[0115] 图6是根据实施方式的用于制造有机发光二极管（0LED)显示器的方法的流程图。
[0116] 如图6所示，在步骤S100中，辅助连接构件组30形成在周边区域P2处。
[0117] 在步骤S100中，包括第一总线连接构件41和第一支线连接构件42的第一连接构 件组40形成在栅极绝缘层140上，该栅极绝缘层140与缓冲层120和/或基底110重叠。 顺序地或大体同时地，第二连接构件组50的第二总线连接构件51和第二支线连接构件52 分别形成在第一总线连接构件41和第一支线连接构件42上。第一连接构件组40与第二 存储电极127利用或由相同的材料形成和/或形成在同一层。第二连接构件组50与栅极 电极125利用或由相同的材料形成和/或形成在同一层。层间绝缘层160形成在辅助连接 构件组30上。
[0118] 在步骤S200中，总线71以及包括支线72并与总线71分离的多个支线形成在层 间绝缘层160上。总线71和支线72可与源极电极176和漏极电极177利用或由相同的材 料形成和/或形成在同一层。
[0119] 在步骤S300中，在支线72上执行0S测试。探针与支线72 (即被测试支线72)的 两端接触，以测试在被测试支线72和与被测试支线72紧邻的邻近支线72之间是否存在非 预期的短路。支线72至少通过宽度为D的间隙与总线71分离，以使得总线71的电阻大体 可不影响测量电阻。因此，如果在邻近的支线72之间存在非预期的短路，则测量电阻与预 定的电阻标准之间的差别可以容易地检测到。有利地，可以使0S测试的准确度和/或效率 最大化。
[0120] 在步骤S400中，用于将总线71与支线72彼此连接的主连接构件20被形成。主 连接构件20形成在第一总线连接构件41和第一支线连接构件42上，以使得通过宽度为D 的间隙分离的第一总线连接构件41和第一支线连接构件42彼此电连接。主连接构件20 与像素电极710利用相同的材料同时形成。
[0121] 如上所述，在0S测试执行之前，初始化电压线70的总线71和支线72彼此分离且 彼此电绝缘。在0S测试执行之后，初始化电压线70的总线71和支线72通过主连接构件 20彼此电连接。有利地，在0S测试中，如果在邻近的支线之间存在非预期的短路，则测量电 阻与电阻标准之间的差别可以容易地检测到。
[0122] 在实施方式中，连接构件可以在有机发光二极管（0LED)显示器的周边区域的上 部部分处形成在初始化电压线的总线和支线之间。在实施方式中，连接构件可以在有机发 光二极管（0LED)显示器的周边区域的下部部分处形成在初始化电压线和全局控制信号线 中至少之一的总线和支线之间。
[0123] 图7是全局控制信号线的形成在根据实施方式的有机发光二极管（0LED)显示器 的周边区域的第二部分（例如下部部分（图1的U2))处的一部分的放大的布局图。图8 是沿图7中示出的线VIII-VIII的剖视图。
[0124] 参照图7和图8讨论的0LED显示器及相关联的方法可以包括与参照图1至图5 讨论的OLED显示器及相关联的方法的元件、步骤、特征和/或优点相同和/或相似的元件、 步骤、特征和/或优点。
[0125] 参照图7和图8,在有机发光二极管（0LED)显示器的周边区域P2的下部部分处， 全局控制信号线80的总线81 (其可配置为用于将诸如GI、GW以及GE的全局控制信号传输 至多个像素 P)可以与支线82分离，并可通过连接构件组101与支线82电连接。
[0126] 连接构件组101包括彼此电连接的主连接构件201和辅助连接构件组301。
[0127] 辅助连接构件组301包括彼此分离的第一总线连接构件31和第一支线连接构件 32。主连接构件201与第一总线连接构件31和第一支线连接构件32直接接触，从而将第 一总线连接构件31与第一支线连接构件32彼此电连接。
[0128] 总线81延伸至第一总线连接构件31上，以与第一总线连接构件31直接接触。支 线82通过支线接触孔651与第二支线连接构件32电连接。支线82的一部分设置为通过 支线接触孔651并与第二支线连接构件32直接接触。
[0129] 因此，总线81和支线82通过主连接构件201和辅助连接构件组301彼此电连接。
[0130] 参照图8,缓冲层120和栅极绝缘层140在有机发光二极管（0LED)显示器的周边 区域P2处顺序地形成在基底110上。通过宽度为D1的间隙彼此分离的第一总线连接构件 31和第一支线连接构件32形成在栅极绝缘层140上。总线81与栅极绝缘层140和第一总 线连接构件31直接接触。全局控制信号线80的形成在周边区域P2的下部部分处的总线 81可以与栅极电极125利用或由相同的材料和/或相同的层形成。宽度D1可以与参照图 5讨论的宽度D相等或不同。
[0131] 层间绝缘层160形成在总线81、第一总线连接构件31以及第一支线连接构件32 上。层间绝缘层160具有暴露第一总线连接构件31的端部和第一支线连接构件32的端部 的开口 661，其中该第一总线连接构件31的端部与该第一支线连接构件32的端部通过宽度 为D1的间隙彼此分离。
[0132] 支线82形成在层间绝缘层160上。支线82通过形成在层间绝缘层160处的支线 接触孔651与第一支线连接构件32连接。全局信号线的可延伸至周边区域P2的下部部分 的支线82可以与源极电极176和漏极电极177利用和/或由相同的材料和/或相同的层 形成。
[0133] 主连接构件201形成在第一总线连接构件31和第一支线连接构件32中每个的一 端上并与第一总线连接构件31和第一支线连接构件32中每个的一端直接接触，其中第一 总线连接构件31和第一支线连接构件32中每个的一端通过层间绝缘层160的开口 661暴 露。宽度为D1的间隙可以比开口 661窄并可设置在开口 661的内部。主连接构件201可 以与像素电极710利用或由相同的材料形成。
[0134] 参照图6至图8描述了用于制造有机发光二极管（0LED)显示器的方法。
[0135] 在步骤S100中，辅助连接构件组301形成在周边区域P2处。
[0136] 在步骤S100中，包括第一总线连接构件31和第一支线连接构件32的辅助连接构 件组301形成在栅极绝缘层140上，该栅极绝缘层140与缓冲层120和/或基底110重叠。 辅助连接构件组301与第二存储电极127利用或由相同的材料和/或相同的层形成。
[0137] 在步骤S200中，总线81形成在栅极绝缘层140上，总线81的一部分与第一总线 连接构件31直接接触。总线81与栅极电极125利用和/或由相同的材料和/或相同的层 形成。然后用于覆盖辅助连接构件组301和总线81的层间绝缘层160被形成。随后，包括 支线82并与总线81分离的多个支线形成在层间绝缘层160上。支线82与源极电极176 和漏极电极177利用和/或由相同的材料和/或相同的层形成。
[0138] 在步骤S300中，在支线82上执行0S测试。探针与支线82 (即被测试支线82)的 两端接触，以测试在被测试支线82和与被测试支线82紧邻的邻近支线82之间是否存在非 预期的短路。支线82至少通过宽度为D1的缝隙与总线81分离，以使得总线81的电阻大 体可不影响测量电阻。因此，如果在邻近的支线82之间存在非预期的短路，则测量电阻和 预定的电阻标准之间的差别可以容易地检测到。有利地，可以使0S测试的准确度和/或效 率最大化。
[0139] 在步骤S400中，用于将总线81与支线82彼此连接的主连接构件201被形成。主 连接构件201形成在第一总线连接构件31和第一支线连接构件32上，以将通过宽度为D1 的间隙分离的第一总线连接构件31和第一支线连接构件32电连接。主连接构件201与像 素电极710利用相同的材料同时形成。
[0140] 主连接构件201在0S测试执行之前没有形成，以使得全局控制信号线的总线81 和支线82在0S测试期间是分离的。在0S测试执行之后，全局控制信号线的总线81和支 线82通过主连接构件201电连接。有利地，在0S测试中，如果在邻近的支线之间存在非预 期的短路，则测量电阻与电阻标准之间的差别可以容易地检测到。
[0141] 虽然已经描述了本发明的实施方式，但是应理解，本发明不限于所公开的实施方 式。本发明旨在涵盖包括在所附权利要求的精神和范围内的各种修改和等同布置。
【权利要求】
1. 一种显示装置，包括： 显示区域，用于显示图像； 周边区域，围绕所述显示区域； 像素，设置在所述显示区域中； 总线，设置在所述周边区域中，并配置为传输信号； 连接导体组，与所述总线电连接；以及 支线，与所述连接导体组电连接，并配置为从所述总线接收所述信号和将所述信号传 输至所述像素。
2. 根据权利要求1所述的显示装置，其中，所述连接导体组包括： 互连导体； 总线连接导体组，与所述互连导体和所述总线中的每个直接接触；以及 支线连接导体组，与所述总线连接导体组分离，并与所述互连导体和所述支线中的每 个直接接触， 其中，所述互连导体的材料与所述总线连接导体组和所述支线连接导体组中至少之一 的材料不同。
3. 根据权利要求2所述的显示装置，其中所述互连导体与所述总线和所述支线中的每 个重叠并直接接触。
4. 根据权利要求2所述的显示装置，还包括： 基底； 栅极绝缘层，设置在所述基底与所述支线连接导体组之间；以及 层间绝缘层，设置在所述支线连接导体组与所述支线之间， 其中，所述层间绝缘层具有开口， 所述互连导体的一部分设置在所述开口内部并与所述支线连接导体组的第一部分直 接接触，以及 所述支线连接导体组的第二部分与所述支线直接接触。
5. 根据权利要求4所述的显示装置，其中所述支线连接导体组的所述第二部分的材料 与所述支线连接导体组的所述第一部分的材料不同。
6. 根据权利要求4所述的显示装置，其中， 所述层间绝缘层具有接触孔，以及 所述支线通过所述接触孔与所述支线连接导体组连接。
7. 根据权利要求4所述的显示装置，还包括： 存储电容，包括第一存储电极和第二存储电极， 其中，所述第二存储电极设置在所述栅极绝缘层和所述层间绝缘层之间，以及 所述总线连接导体组和所述支线连接导体组中至少之一的材料与所述第二存储电极 的材料相同。
8. 根据权利要求2所述的显示装置，还包括： 晶体管，所述晶体管包括栅极电极、源极电极和漏极电极；以及 像素电极，设置在所述显示区域中并与所述源极电极和所述漏极电极之一电连接， 其中，所述像素电极的材料与所述互连导体的材料相同。
9. 根据权利要求8所述的显示装置，其中， 所述总线和所述支线中至少之一的材料与所述源极电极和所述漏极电极中至少之一 的材料相同，以及 所述总线的材料与所述栅极电极的材料相同。
10. 根据权利要求8所述的显示装置，其中， 所述总线连接导体组和所述支线连接导体组中至少之一的第一材料与所述栅极电极 的材料相同，以及 所述显示装置还包括具有存储电极的存储电容， 其中，所述总线连接导体组和所述支线连接导体组中至少之一的第二材料与所述存储 电极的材料相同。
11. 根据权利要求2所述的显示装置，其中， 所述总线连接导体组包括第一总线连接导体， 所述支线连接导体组包括第一支线连接导体， 所述第一总线连接导体与所述互连导体直接接触，以及 所述第一支线连接导体与所述第一总线连接导体分离、与所述互连导体直接接触、并 通过所述互连导体与所述第一总线连接导体电连接。
12. 根据权利要求11所述的显示装置，其中， 所述总线连接导体组还包括第二总线连接导体， 所述支线连接导体组还包括第二支线连接导体， 所述第二总线连接导体与所述总线和所述第一总线连接导体中的每个重叠并直接接 触，以及 所述第二支线连接导体与所述支线和所述第一支线连接导体中的每个重叠并直接接 触。
13. 根据权利要求12所述的显示装置，还包括： 基底； 栅极绝缘层，设置在所述基底和所述第二总线连接导体之间；以及 层间绝缘层，设置在所述第二总线连接导体和所述总线之间并具有接触孔，其中所述 总线通过所述接触孔与所述第二总线连接导体接触。
14. 根据权利要求11所述的显示装置，其中， 所述第一总线连接导体与所述总线重叠并直接接触，以及 所述第一支线连接导体与所述支线重叠并直接接触。
15. -种用于制造显示装置的方法，包括： 在围绕显示区域的周边区域中形成总线； 形成与所述总线分离的支线； 在所述支线上执行测试，以确定是否存在与所述支线相关联的非预期的开路和非预期 的短路中至少之一；以及 在执行所述测试之后，形成互连导体，以将所述总线与所述支线电连接。
16. 根据权利要求15所述的方法，还包括： 在形成所述总线之前，形成总线连接导体组，其中所述互连导体和所述总线中的每个 形成为与所述总线连接导体组直接接触；以及 在形成所述支线之前，形成支线连接导体组，其中所述支线连接导体组与所述总线连 接导体组分离，以及所述互连导体和所述支线中的每个形成为与所述支线连接导体组直接 接触。
17. 根据权利要求16所述的方法，还包括： 形成基底； 在所述基底上形成栅极绝缘层； 在所述栅极绝缘层上形成所述支线连接导体组，以使得所述栅极绝缘层设置在所述基 底与所述支线连接导体组之间； 在所述支线连接导体组上形成层间绝缘层；以及 在所述层间绝缘层上形成所述支线，以使得所述层间绝缘层设置在所述支线连接导体 组与所述支线之间。
18. 根据权利要求17所述的方法，还包括： 在所述层间绝缘层中形成开口； 将所述互连导体的一部分设置在所述开口内部，以与所述支线连接导体组的第一部分 直接接触，以及 将所述支线的一部分设置为与所述支线连接导体组的第二部分直接接触。
19. 根据权利要求18所述的方法，还包括： 在所述层间绝缘层中形成接触孔；以及 将所述支线的一部分设置在所述接触孔内部。
20. 根据权利要求17所述的方法，还包括： 形成包括第一存储电极和第二存储电极的存储电容， 其中，所述第二存储电极设置在所述栅极绝缘层与所述层间绝缘层之间，以及 所述总线连接导体组和所述支线连接导体组中至少之一的材料与所述第二存储电极 的材料相同。
【文档编号】H01L51/56GK104218067SQ201410242331
【公开日】2014年12月17日 申请日期:2014年6月3日 优先权日:2013年6月3日
【发明者】崔贞美, 金东奎, 黃荣仁, 崔德永, 朴圣日 申请人:三星显示有限公司