一种嵌入式锗硅应变pmos器件结构的制作方法
【专利摘要】本发明公开了一种嵌入式锗硅应变PMOS器件结构的制作方法，通过在对PMOS源漏凹槽区域采用选择性外延生长SiGe前，先对源漏凹槽区域进行金属Ge的注入，并通过退火使Ge和衬底的Si形成SiGe合金，然后，再以SiGe合金作为衬底，在其上采用选择性外延的方法继续生长应变SiGe层，从而避免了在外延生长SiGe时和衬底硅的直接接触，抑制了在SiGe/Si界面处形成缺陷，在确保对PMOS器件的沟道施加适当的应力的同时，又能够抑制由于SiGe/Si界面处存在缺陷而引起的结漏电现象，进而提高PMOS器件的整体电学性能，并可与现有的工艺很好地兼容。
【专利说明】一种嵌入式锗硅应变PMOS器件结构的制作方法
【技术领域】
[0001]本发明涉及集成电路工艺制造【技术领域】，更具体地，涉及一种用于制作嵌入式锗硅应变PMOS器件结构的方法。
【背景技术】
[0002]随着超大型集成电路尺寸的微缩化持续发展，电路元件的尺寸越来越小且操作的速度越来越快，如何改善电路元件的驱动电流显得日益重要。
[0003]在CMOS器件的制造技术中，常规上是将P型金属氧化物半导体场效应(PMOS)和N型金属氧化物半导体场效应(NMOS)分开处理的。例如，在PMOS器件的制造工艺中采用具有压应力的材料，而在NMOS器件中采用具有张应力的材料，以向沟道区施加适当的应力，从而提高载流子的迁移率。其中，嵌入锗硅技术(eSiGe)通过在PMOS晶体管的源漏(S/D)区形成锗硅(SiGe)应力层、能够提高沟道空穴的迁移率而成为PMOS应力工程的主要技术之一 O
[0004]然而，在外延生长和其他集成工艺过程中应用嵌入锗硅技术时，在SiGe/Si界面处会产生缺陷，尤其是当SiGe应力层中的Ge原子百分含量较高时。现有技术的方法是在Si衬底上直接淀积SiGe层，由于S1-Ge化学键具有比S1-Si化学键更大的晶格常数，因此，在SiGe/Si界面处会产生较大的应力聚集，这样生长薄膜线位错密度极高。同时，源漏(S/D)形貌对应用嵌入锗硅技术时的影响也很大，这是由于SiGe薄膜在不同晶向上的生长机理有所不同。SiGe在源漏的侧壁的晶向是(110)晶向，在源漏的底部是(001)晶向，而在(110)晶向方向的成核速率要大于在(001)晶向方向的速率。因此，在(110)晶向方向的SiGe平整度会比较粗糙，从而导致整个SiGe膜的缺陷较多。
[0005]上述这些缺陷将会使沟道内的应力减弱，从而影响PMOS晶体管的性能。而且，这些缺陷还会使源漏区与N阱或衬底之间的PN结漏电流增加，从而使PMOS晶体管的性能进一步地恶化。
[0006]目前，控制上述缺陷的主要手段是控制SiGe中Ge的含量以及优化外延工艺。其中，虽然减少Ge的含量能降低缺陷，但也会使形成的锗硅应力层对沟道区施加的应力随之减少，从而不能达到提高空穴迁移率的效果；而优化外延工艺在减少缺陷方面的效果也很有限。
[0007]因此，在现有的锗硅外延生长技术中，在控制SiGe/Si界面处缺陷生成的同时，无法保证形成的锗硅应力层对PMOS器件的沟道区施加的应力免受不利影响。鉴于以上原因，急需开发一种用于制作嵌入式锗硅应变PMOS器件结构的方法，以解决上述问题。
【发明内容】
[0008]本发明的目的在于克服现有技术存在的上述缺陷，提供一种新的嵌入式锗硅应变PMOS器件结构的制作方法，通过在对PMOS源漏凹槽区域采用选择性外延生长SiGe前，先对源漏凹槽区域进行金属Ge的注入，并通过退火使Ge和衬底的Si形成SiGe合金，然后，再以SiGe合金作为衬底，在其上采用选择性外延的方法继续生长应变SiGe层，从而避免了在外延生长SiGe时和衬底硅的直接接触，抑制了在SiGe/Si界面处形成缺陷。
[0009]为实现上述目的，本发明的技术方案如下:
[0010]一种嵌入式锗硅应变PMOS器件结构的制作方法，其特征在于，包括:
[0011]提供一半导体衬底，所述半导体衬底上具有栅极层和侧墙，所述半导体衬底上形成有PMOS源漏凹槽；首先，用光刻胶覆盖除PMOS源漏凹槽区域之外的其他区域，然后，对PMOS源漏凹槽区域进行锗的注入；接着，去除光刻胶并进行退火，以形成应变SiGe合金层；最后，在PMOS源漏凹槽区域继续生长应变SiGe层。
[0012]进一步地，所述源漏凹槽通过在半导体衬底上采用干法刻蚀形成。
[0013]进一步地，采用离子注入工艺进行所述锗的注入。
[0014]进一步地，所述锗的注入时的注入剂量为1E12?lE13/cm2，注入能量为30?80KeVo
[0015]进一步地，所述退火时的退火温度为700?900°C，退火时间为20?35秒。
[0016]进一步地，采用选择性外延工艺在PMOS源漏凹槽区域继续淀积生长应变SiGe层。
[0017]进一步地，所述选择性外延的反应气体为二氯氢硅、锗烷和氢气的混合气体。
[0018]进一步地，所述选择性外延的工艺温度是600?750°C。
[0019]进一步地，在PMOS源漏凹槽区域采用选择性外延工艺继续淀积生长应变SiGe层，直至填满所述源漏凹槽。
[0020]从上述技术方案可以看出，本发明通过在对PMOS源漏凹槽区域采用选择性外延生长SiGe前，先对源漏凹槽区域进行金属Ge的注入，并通过退火使Ge和衬底的Si形成SiGe合金，然后，再以SiGe合金作为衬底，在其上采用选择性外延的方法继续生长应变SiGe层，从而避免了在外延生长SiGe时和衬底硅的直接接触，抑制了在SiGe/Si界面处形成缺陷。因此，本发明在确保对PMOS器件的沟道施加适当的应力的同时，又能够抑制由于SiGe/Si界面处存在缺陷而引起的结漏电现象，进而提高PMOS器件的整体电学性能。此外，本发明的方法与现有的工艺可以很好地兼容，能够为工艺集成提供较大的灵活性。
【专利附图】
【附图说明】
[0021]图1是本发明一种嵌入式锗硅应变PMOS器件结构的制作方法的流程图；
[0022]图2?图7是本发明实施例中一种嵌入式锗硅应变PMOS器件结构的结构示意图。
【具体实施方式】
[0023]下面结合附图，对本发明的【具体实施方式】作进一步的详细说明。
[0024]需要说明的是，在下述的实施例中，利用图2?图7的示意图对本发明的嵌入式锗硅应变PMOS器件的结构进行了详细的表述。在详述本发明的实施方式时，为了便于说明，各示意图不依照一般比例并进行了局部放大，因此，应避免以此作为对本发明的限定。
[0025]在本实施例中，请参阅图1，图1是本发明一种嵌入式锗硅应变PMOS器件结构的制作方法的流程图；同时，请对照参阅图2?图7，图2?图7是本发明实施例中一种嵌入式锗硅应变PMOS器件结构的结构示意图。图2?图7中示意的器件结构，分别与图1中的各制作步骤相对应，以便于对本发明方法的理解。[0026]如图1所示，本发明提供了一种嵌入式锗硅应变PMOS器件结构的制作方法，包括以下步骤:
[0027]步骤SOl:如图2所示，提供一半导体衬底100 ;所述半导体衬底100上具有栅极层101和侧墙(Spacer) 102 ;所述半导体衬底100的材料可为单晶硅、多晶硅或非晶硅形成的硅材料，或是绝缘硅材料(SOI)，还可以是其他半导体材料或其他结构。
[0028]步骤S02:如图3所示，在所述半导体衬底上刻蚀PMOS源漏凹槽103 ;所述源漏凹槽103的形成工艺采用等离子干法刻蚀工艺。
[0029]步骤S03:如图4所示，用光刻胶104覆盖除PMOS源漏凹槽103区域之外的其他区域。
[0030]步骤S04:如图5所示，对PMOS源漏凹槽区域进行Ge的注入；实际上注入区域覆盖了整个衬底的表面(如图中垂直向下的箭头所指)，但由于光刻胶104的覆盖作用，真正接受注入的区域是源漏凹槽103区域；注入采用离子注入工艺进行所述锗的注入，所述金属锗的注入剂量为1E12?lE13/cm2，注入能量为30?80KeV。
[0031]步骤S05:如图6所示，去除光刻胶104，然后进行整体退火，以形成应变SiGe合金层106 ;所述退火时的退火温度为700?900°C，退火时间为20?35秒。
[0032]步骤S06:如图7所示，用选择性外延方法继续淀积生长应变SiGe层105，直至填满所述源漏凹槽103 ;所述淀积生长应变SiGe (锗硅)层时的工艺温度是600°C?750°C，反应气体为二氯氢硅(DCS)、锗烷(GeH4)和氢气(H2)的混合气体。
[0033]此外，在完成上述步骤后，可继续进行形成CMOS器件的其他步骤，例如，在源极和漏极以及栅极上形成金属硅化物，如NiPt等，形成层间介质，进行接触孔的刻蚀以及执行铜后道工艺。这些工艺步骤可以采用本领域技术人员所熟悉的方法形成，在此不再赘述。
[0034]相比于现有技术，本发明在PMOS源漏区域采用选择性外延生长应变SiGe层前，先采用离子注入的方法在源漏区域注入金属Ge，然后通过退火使Ge和衬底Si形成SiGe合金，然后以SiGe合金作为衬底，在它上面用选择性外延的方法继续生长SiGe层。故本发明的方法具有以下优点:通过离子注入的方法注入Ge形成的SiGe合金层，可避免在之后的外延生长SiGe时和衬底硅的直接接触，抑制了 SiGe应力层和底部衬底之间形成缺陷的可能。因而，本发明在确保对PMOS器件的沟道施加适当的应力的同时，又能够抑制由于SiGe/Si界面处存在缺陷而引起的结漏电现象，进而提高PMOS器件的整体电学性能。此外，本方法与现有的工艺可以很好地兼容，能够为工艺集成提供较大的灵活性。
[0035]以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。
【权利要求】
1.一种嵌入式锗硅应变PMOS器件结构的制作方法，其特征在于，包括: 提供一半导体衬底，所述半导体衬底上具有栅极层和侧墙，所述半导体衬底上形成有PMOS源漏凹槽； 用光刻胶覆盖除PMOS源漏凹槽区域之外的其他区域； 对PMOS源漏凹槽区域进行锗的注入； 去除光刻胶并进行退火，以形成应变SiGe合金层； 在PMOS源漏凹槽区域继续生长应变SiGe层。
2.如权利要求1所述的嵌入式锗硅应变PMOS器件结构的制作方法，其特征在于，所述源漏凹槽通过在半导体衬底上采用干法刻蚀形成。
3.如权利要求1所述的嵌入式锗硅应变PMOS器件结构的制作方法，其特征在于，采用离子注入工艺进行所述锗的注入。
4.如权利要求3所述的嵌入式锗硅应变PMOS器件结构的制作方法，其特征在于，所述锗的注入时的注入剂量为1E12?lE13/cm2，注入能量为30?80KeV。
5.如权利要求1所述的嵌入式锗硅应变PMOS器件结构的制作方法，其特征在于，所述退火时的退火温度为700?900°C，退火时间为20?35秒。
6.如权利要求1所述的嵌入式锗硅应变PMOS器件结构的制作方法，其特征在于，采用选择性外延工艺在PMOS源漏凹槽区域继续淀积生长应变SiGe层。
7.如权利要求6所述的嵌入式锗硅应变PMOS器件结构的制作方法，其特征在于，所述选择性外延的反应气体为二氯氢硅、锗烷和氢气的混合气体。
8.如权利要求6或7所述的嵌入式锗硅应变PMOS器件结构的制作方法，其特征在于，所述选择性外延的工艺温度是600?750°C。
9.如权利要求1所述的嵌入式锗硅应变PMOS器件结构的制作方法，其特征在于，在PMOS源漏凹槽区域采用选择性外延工艺继续淀积生长应变SiGe层，直至填满所述源漏凹槽。
【文档编号】H01L21/336GK104008977SQ201410260761
【公开日】2014年8月27日 申请日期:2014年6月12日 优先权日:2014年6月12日
【发明者】曾绍海, 李铭, 左青云 申请人:上海集成电路研发中心有限公司