一种低温多晶硅薄膜晶体管阵列基板及其制备方法、显示装置制造方法
【专利摘要】本发明涉及一种低温多晶硅薄膜晶体管阵列基板及其制造方法和显示装置。该阵列基板，包括：基板；设置在所述基板上的多晶硅有源层；设置在所述有源层上的第一绝缘层；设置在所述第一绝缘层上的多个栅极和栅线；设置在所述栅极上的第二绝缘层；设置在所述第二绝缘层上的源极、漏极和数据线；以及与所述漏极电连接的像素电极；所述源极覆盖所述多个栅极。将栅极多栅结构集成在源极线正下方，不但减小了漏电流，还提高了面板的开口率。
【专利说明】一种低温多晶硅薄膜晶体管阵列基板及其制备方法、显示 装置
【技术领域】
[0001] 本发明涉及显示【技术领域】，特别涉及一种阵列基板及其制造方法和显示装置。
【背景技术】
[0002] 在显示【技术领域】，非晶娃（a -Si)技术和低温多晶娃（Low Temperature Poly-silicon，简称：LTPS)技术应用较为广泛。其中，随着显示技术的发展，LTPS技术凭借 其高效能和高清晰的特点，得到了越来越广泛的应用。
[0003] 对于LTPS结构，漏电流的大小是一个重要指标。漏电流过大造成驱动电压无法保 持，会出现显示方面的不良。目前，减小LTPS漏电流的方法是采用双栅或多栅结构，例如图 1所示的双栅结构。虽然通过采用多个栅极，能够有效降低沟道中的电场分布，减少热载流 子效应并抑制泄漏电流。但是栅极一般采用导电性能较好的金属材料，例如钥或钥铝合金 等，这些材料本身不透光。所以采用双栅或多栅结构不利于开口率的提高。
【发明内容】
[0004] 本发明提供一种低温多晶硅薄膜晶体管阵列基板及其制造方法和显示装置，不但 降低了漏电流的产生，还提高了面板的开口率。
[0005] 为实现上述目的，本发明提供一种低温多晶硅薄膜晶体管阵列基板，包括：基板； 设置在所述基板上的多晶硅有源层；设置在所述有源层上的第一绝缘层；设置在所述第一 绝缘层上的多个栅极和栅线；设置在所述栅极上的第二绝缘层；设置在所述第二绝缘层上 的源极、漏极和数据线；以及与所述漏极电连接的像素电极；所述源极覆盖所述多个栅极。
[0006] 优选的，所述阵列基板的有源层下方还设置有缓冲层。
[0007] 优选的，所述阵列基板的多个栅极为2至5个。
[0008] 优选的，所述阵列基板还包括与所述像素电极同层设置的公共电极。
[0009] 优选的，所述阵列基板还包括设置在所述像素电极上方的第三绝缘层，以及设置 在所述第三绝缘层上的狭缝状公共电极。
[0010] 优选的，所述阵列基板的第二绝缘层为树脂材料。
[0011] 优选的，所述树脂材料包括聚甲基丙烯酸甲酯和感光剂。
[0012] 优选的，所述第二绝缘层的厚度为1. 5-2. 0 μ m。
[0013] 本发明提供一种低温多晶硅薄膜晶体管阵列基板的制造方法，包括：
[0014] 在衬底基板上形成有源层、第一绝缘层、多个栅极；
[0015] 在形成有所述有源层、第一绝缘层、栅极的基板上形成包括第一过孔和第二过孔 的第二绝缘层；
[0016] 在形成第二绝缘层的基板上形成包括源极和漏极的图形，所述源极覆盖所述多个 栅极；
[0017] 在形成包括源极和漏极的图形的基板上形成包括像素电极的图形，所述像素电极 与所述漏极连接。
[0018] 优选的，所述在衬底基板上形成有源层、第一绝缘层、栅极包括：
[0019] 在基板上沉积缓冲层和非晶硅薄膜，将非晶硅转化成低温多晶硅，通过构图工艺 形成包括有源层的图形；
[0020] 在形成有所述有源层的基板上形成第一绝缘层的图形；
[0021] 在形成有所述第一绝缘层的基板上沉积栅金属薄膜，通过构图工艺形成包括多个 栅极的图形。
[0022] 优选的，所述低温多晶硅薄膜晶体管阵列基板的制造方法，还包括：
[0023] 在形成像素电极的图形的基板上形成第三绝缘层。
[0024] 在形成第三绝缘层的基板上沉积透明导电薄膜，通过构图工艺形成包括公共电极 的图形。
[0025] 优选的，所述第二绝缘层为通过旋转涂覆形成的树脂层。
[0026] 本发明提供一种显示装置，包括上述的低温多晶硅薄膜晶体管阵列基板。
[0027] 本发明具有以下有益效果：将栅极多栅结构集成在源极线正下方，不但提高了面 板的开口率，还减小了漏电流。在栅极和源漏极之间增加介电常数小的树脂层，避免了因栅 极与源极信号线重叠产生的耦合电容，从而降低了漏电流的产生。
【专利附图】
【附图说明】
[0028] 图1是现有技术中双栅结构阵列基板的平面图；
[0029] 图2A是本发明阵列基板第一实施例的平面图；
[0030] 图2B是图2A中A-B向的剖面图；
[0031] 图3A是本发明阵列基板第六实施例第一次构图工艺的平面图；
[0032] 图3B是图2A中A-B向的剖面图；
[0033] 图4A是本发明阵列基板第六实施例第二次构图工艺的平面图；
[0034] 图4B是图3A中A-B向的剖面图；
[0035] 图5A是本发明阵列基板第六实施例第三次构图工艺的平面图；
[0036] 图5B是图4A中A-B向的剖面图；
[0037] 图6A是本发明阵列基板第六实施例第四次构图工艺的平面图；
[0038] 图6B是图4A中A-B向的剖面图；
[0039] 图7A是本发明阵列基板第六实施例第五次构图工艺的平面图；
[0040] 图7B是图6A中A-B向的剖面图；
[0041] 图8A是本发明阵列基板第六实施例第六次构图工艺的平面图；
[0042] 图8B是图7A中A-B向的剖面图；
[0043] 图9A是本发明阵列基板第六实施例第七次构图工艺的平面图；
[0044] 图9B是图8A中A-B向的剖面图。
[0045] 附图标识说明：
[0046] 1.基板；2.有源层；3.第一绝缘层；4.第二绝缘层；5.源极；6.漏极；7.栅极； 8.像素电极；9.第三绝缘层；10.公共电极
【具体实施方式】
[0047] 为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图对本发明提 供的阵列基板及其制造方法和显示装置进行详细描述。
[0048] 实施例一：
[0049] 实施例一提供了一种低温多晶硅薄膜晶体管阵列基板。如图2A和2B所示，其中 图2A为实施例一阵列基板的俯视图，图2B为图2A沿A-B方向的剖面图。实施例一的阵列 基板包括：基板1 ;设置在基板1上的多晶硅有源层2 ;设置在有源层2上的第一绝缘层3 ; 设置在第一绝缘层3上的多个栅极7和栅线；设置在栅极7上的第二绝缘层4 ;设置在第二 绝缘层4上的源极5、漏极6和数据线以及与所述漏极6电连接的像素电极8 ;所述源极5 覆盖所述多个栅极7。
[0050] 如图2B所示，所述多个栅极为3个。将栅极多栅结构集成在源极线正下方，提高 了面板的开口率。
[0051] 在本实施例的阵列基板还包括设置在所述像素电极8上方的第三绝缘层9,以及 设置在所述第三绝缘层9上的狭缝状公共电极10。
[0052] 其中，所述像素电极8和公共电极10均采用氧化铟镓锌、氧化铟锌（Indium Zinc Oxide,简称IZ0)、氧化铟锡（Indium Tin Oxide,简称ΙΤ0)、氧化铟镓锡中的至少一种形成。
[0053] 其中，所述第一绝缘层3、第二绝缘层4、第三绝缘层9可以采用硅氧化物、硅氮化 物、铪氧化物或铝氧化物中的至少一种形成；所述栅极7、源极5和漏极6可以均采用钥、钥 铌合金、铝、铝钕合金、钛或铜中的至少一种形成；所述有源层2采用低温多晶硅材料形成。
[0054] 实施例二
[0055] 本实施例提供的低温多晶硅薄膜晶体管阵列基板与实施例一类似，其区别之处在 于：本实施例的阵列基板包含的多个栅极7为2个。当然，本领域技术人员根据需要也可以 选择采用4个栅极或5个栅极。
[0056] 实施例三
[0057] 本实施例提供的低温多晶硅薄膜晶体管阵列基板与实施例一类似，其区别之处在 于：所述有源层2下方还设置有缓冲层。
[0058] 实施例四
[0059] 本实施例提供的低温多晶硅薄膜晶体管阵列基板与实施例一类似，其区别之处在 于：本实施例的阵列基板的公共电极与像素电极设置在同一层，形成IPS的结构。
[0060] 实施例五
[0061] 本实施例提供的低温多晶硅薄膜晶体管阵列基板与实施例一类似，其区别之处在 于：本实施例所述的阵列基板包括的第二绝缘层4为树脂材料。树脂材料包括聚甲基丙烯 酸甲酯和感光剂。第二绝缘层4的厚度为1. 5-2. 0 μ m。
[0062] 实施例六
[0063] 在阐述具体制备方法之前，应该理解，在本发明中，构图工艺，可只包括光刻工艺， 或，包括光刻工艺以及刻蚀步骤，同时还可以包括打印、喷墨等其他用于形成预定图形的工 艺；光刻工艺，是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩膜板、曝光机等形成 图形的工艺。可根据本发明中所形成的结构选择相应的构图工艺。
[0064] 实施例六提供的低温多晶硅薄膜晶体管阵列基板的制备方法具体包括如下步 骤：
[0065] 步骤SI :在基板上沉积非晶硅薄膜，将非晶硅转变成低温多晶硅，通过构图工艺 形成包括有源层2的图形。
[0066] 在本步骤中，如图3A和3B所示，在所述基板1上使用化学气相沉积（CVD)方法沉 积非晶硅层。优选地，采用准分子激光退火（ELA)方法将非晶硅晶化为低温多晶硅；然后进 行光刻及刻蚀步骤形成所需要的所述图形化低温多晶硅层。
[0067] 步骤S2 :在完成步骤S1的基板上形成第一绝缘层3的图形。
[0068] 在本步骤中，如图4A和4B所示，在完成步骤S1的基板1上采用化学气相沉积 (Chemical Vapor Deposition,简称CVD)法形成第一绝缘层3,第一绝缘层3的厚度范围为 1000A-6000 A。第一绝缘层3 -般采用透明材料（硅氧化物、硅氮化物、铪氧化物或铝 氧化物）形成。
[0069] 步骤S3 :在完成步骤S2的基板上沉积栅金属薄膜，通过构图工艺形成包括栅极7 和栅线的图形。
[0070] 在本步骤中，如图4A和4B所示，在完成步骤S2的基板1上形成栅极金属薄膜，金 属薄膜可采用钥、钥铌合金、铝、铝钕合金、钛或铜中的至少一种，通过构图工艺形成包括栅 极7和栅线的图形，所述栅极7和所述栅线相连。以栅极7为掩膜板，对有源层进行掺杂。 所述栅极为三栅极或多栅极图案，呈梳状分布，多栅结构集成在源极线正下方。
[0071] 其中，形成金属薄膜采用沉积法、溅射法或热蒸发法，金属薄膜的厚度范围为 1000A-7000 A。在所述构图工艺中，先在金属薄膜上涂覆一层光刻胶，采用掩膜板对所 述光刻胶进行曝光、显影、刻蚀、剥离，以形成包括栅极7和栅线的图形。
[0072] 将多栅结构集成在源极信号线正下方，不但降低了漏电流的产生，还提高了面板 的开口率。
[0073] 步骤S4 :在完成步骤S3的基板上旋转涂覆一层大概3 μ m树脂层，形成第二绝缘 层4。通过构图工艺在第一绝缘层3和第二绝缘层4上形成过孔。
[0074] 在本步骤中，如图5A和5B所示，在完成步骤S3的基板1采用旋转涂覆的方法涂 覆一层树脂层，形成第二绝缘层4。通过构图工艺在第一绝缘层3和第二绝缘层4上形成过 孔。
[0075] 在栅极7和源漏极之间增加介电常数小的树脂层，避免了因栅极与源极信号线重 叠产生的耦合电容。
[0076] 步骤S5 :在完成步骤S4的基板上沉积源漏金属薄膜，通过构图工艺形成包括源极 5和漏极6的图形。
[0077] 在本步骤中，如图6A和6B所示，在完成步骤S4的基板1上形成金属薄膜，通过构 图工艺形成包括源极5、漏极6和数据线的图形，所述源极5和漏极6位于第二绝缘层4的 上方两侧，通过第二绝缘层4和第一绝缘层3的过孔与有源层2掺杂区相连。
[0078] 其中，形成金属薄膜采用沉积法、溅射法或热蒸发法。在所述构图工艺中，先在金 属薄膜上涂覆一层光刻胶，采用掩膜板对所述光刻胶进行曝光、显影、刻蚀、剥离，以形成包 括源极5、漏极6和数据线的图形。金属薄膜可采用钥、钥铌合金、铝、铝钕合金、钛或铜中的 至少一种。
[0079] 步骤S6 :在完成步骤S5的基板上沉积透明导电薄膜，通过构图工艺形成包括像素 电极8的图形，所述像素电极8与所述漏极6电连接。
[0080] 在本步骤中，如图7A和7B所示，在完成步骤S5的基板上形成像素电极膜，通过构 图工艺形成包括像素电极8的图形。所述像素电极8位于漏极6和第二绝缘层4的上方， 所述像素电极8与所述漏极6电连接。
[0081] 其中，形成像素电极薄膜采用化学气相沉积法、溅射法或热蒸发法，像素电极薄膜 的厚度范围为丨00 A -1000 A。在所述构图工艺中，先在像素电极薄膜上涂覆一层光刻 胶，采用掩膜板对所述光刻胶进行曝光、显影、刻蚀、剥离，以形成像素电极8的图形。
[0082] 步骤S7 :在完成步骤S6的基板上沉积第三绝缘层9,通过构图工艺形成过孔。
[0083] 在本步骤中，如图8A和8B所示，在完成步骤S6的基板1上形成钝化层薄膜，通过 构图工艺形成第三绝缘层9 (PVX)图形，所述第三绝缘层9图形覆盖所述源极5、漏极6和像 素电极8。
[0084] 其中，形成第三绝缘层9薄膜采用沉积法、溅射法或热蒸发法，钝化层薄膜的厚度 范围为1000A-6000 A。在所述构图工艺中，先在第三绝缘层9薄膜上涂覆一层光刻胶， 采用掩膜板对所述光刻胶进行曝光、显影、刻蚀、剥离，以形成包括第三绝缘层9和过孔的 图形。与第一绝缘层3类似，第三绝缘层9 一般采用透明材料（硅氧化物、硅氮化物、铪氧 化物或铝氧化物）形成。
[0085] 此时，第三绝缘层9形成在数据线、源极5和漏极6的上方并延伸至阵列基板的 外围引线区域，在阵列基板的外围引线区域设置有数据线驱动信号引入电极，第三绝缘层9 在对应数据线驱动信号引入电极的位置开设有过孔，所述数据线与数据线驱动信号引入电 极通过过孔绑定在一起。
[0086] 步骤S8 :在完成步骤S7的基板上沉积透明导电薄膜，通过构图工艺形成包括公共 电极10的图形。
[0087] 在本步骤中，如图9A和9B所示，在完成步骤S7的基板1上形成公共电极薄膜，通 过构图工艺在第三绝缘层9上方形成包括公共电极10的图形。其中，形成公共电极薄膜采 用沉积法、溅射法或热蒸发法。在所述构图工艺中，先在公共电极薄膜上涂覆一层光刻胶， 采用掩膜板对所述光刻胶进行曝光、显影、刻蚀、剥离，以形成包括公共电极10的图形。公 共电极10为呈梳状分布的狭缝电极。
[0088] 在上述阵列基板的制备方法中，在形成各层结构时，还可以通过使用半色调或灰 色调掩膜板等方式来减少构图工艺的次数，本实施例并不限定。
[0089] 本实施例中，阵列基板将多栅极集成在源极信号线正下方，不但降低了漏电流的 产生，还提高了面板的开口率；在栅极与源漏极之间增加介电常数小的树脂层，避免了因栅 极与源极信号线重叠产生的耦合电容。
[0090] 本发明实施例还提供了一种显示装置，其包括上述任意一种阵列基板。所述显示 装置可以为：液晶面板、电子纸、0LED面板、手机、平板电脑、电视机、显示器、笔记本电脑、 数码相框、导航仪等任何具有显示功能的产品或部件。
[0091] 可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施 方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精 神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
【权利要求】
1. 一种低温多晶硅薄膜晶体管阵列基板，包括：基板；设置在所述基板上的多晶硅有 源层；设置在所述有源层上的第一绝缘层；设置在所述第一绝缘层上的多个栅极和栅线； 设置在所述栅极上的第二绝缘层；设置在所述第二绝缘层上的源极、漏极和数据线以及与 所述漏极电连接的像素电极；其特征在于：所述源极覆盖所述多个栅极。
2. 根据权利要求1所述的阵列基板，其特征在于：所述有源层下方还设置有缓冲层。
3. 根据权利要求1或2所述的阵列基板，其特征在于：所述多个栅极为2至5个。
4. 根据权利要求3所述的阵列基板，其特征在于：还包括与所述像素电极同层设置的 公共电极。
5. 根据权利要求3所述的阵列基板，其特征在于：还包括设置在所述像素电极上方的 第三绝缘层，以及设置在所述第三绝缘层上的狭缝状公共电极。
6. 根据权利要求3所述的阵列基板，其特征在于：还包括与所述栅极同层设置的公共 电极。
7. 根据权利要求3所述的阵列基板，其特征在于：所述第二绝缘层为树脂材料。
8. 根据权利要求6所述的阵列基板，其特征在于：所述树脂材料包括聚甲基丙烯酸甲 酯和感光剂。
9. 根据权利要求7所述的阵列基板，其特征在于：所述第二绝缘层的厚度为 L 5_2· Ο μ m〇
10. -种低温多晶硅薄膜晶体管阵列基板的制造方法，其特征在于，包括： 在衬底基板上形成有源层、第一绝缘层、多个栅极； 在形成有所述有源层、第一绝缘层、栅极的基板上形成包括第一过孔和第二过孔的第 二绝缘层； 在形成第二绝缘层的基板上形成包括源极和漏极的图形，所述源极覆盖所述多个栅 极； 在形成包括源极和漏极的图形的基板上形成包括像素电极的图形，所述像素电极与所 述漏极连接。
11. 根据权利要求9所述的阵列基板的制造方法，其特征在于，所述在衬底基板上形成 有源层、第一绝缘层、栅极包括： 在基板上沉积缓冲层和非晶硅薄膜，将非晶硅转化成低温多晶硅，通过构图工艺形成 包括有源层的图形； 在形成有所述有源层的基板上形成第一绝缘层的图形； 在形成有所述第一绝缘层的基板上沉积栅金属薄膜，通过构图工艺形成包括多个栅极 的图形。
12. 根据权利要求10所述的阵列基板的制造方法，其特征在于，所述方法还包括： 在形成像素电极的图形的基板上形成第三绝缘层。 在形成第三绝缘层的基板上沉积透明导电薄膜，通过构图工艺形成包括公共电极的图 形。
13. 根据权利要求9所述的阵列基板的制造方法，其特征在于，所述第二绝缘层为通过 旋转涂覆形成的树脂层。
14. 一种显示装置，其特征在于，包括权利要求1至9任一项所述的阵列基板。
【文档编号】H01L21/77GK104103646SQ201410305957
【公开日】2014年10月15日 申请日期:2014年6月30日 优先权日:2014年6月30日
【发明者】张家祥, 姜晓辉, 阎长江 申请人:京东方科技集团股份有限公司, 北京京东方光电科技有限公司