一种半导体器件及其制造方法

一种半导体器件及其制造方法
【专利摘要】本发明公开了一种半导体器件及其制造方法，所述半导体器件包括：衬底；位于所述衬底上的半导体层；位于所述半导体层上的源极、漏极、以及位于源极和漏极之间的栅极；位于所述半导体层上的与源级连接的源场板，所述源场板横跨过栅极、栅源区域及部分栅漏区域，并通过空气隔离；所述源场板的一端与源级相连，所述源场板与源级的连接是由两个或两个以上的金属场板并联而成的；所述源场板的另一端位于栅极与漏极之间的靠近栅极的半导体层上。本发明既能充分发挥源场板的电场调制作用，又能充分减小寄生栅源电容和寄生导通电阻，还能提高器件可靠性。
【专利说明】一种半导体器件及其制造方法

【技术领域】
[0001] 本发明涉及半导体【技术领域】，特别是涉及一种半导体器件及其制造方法。

【背景技术】
[0002] 氮化镓（GaN)半导体材料的禁带宽度比较大，基于氮化镓（GaN)半导体材料形成 的异质结结构，在异质结界面处可以产生高浓度的二维电子气，并被局限于量子势井中，其 电子迁移率非常高。利用此特点制作的半导体器件如高电子迁移率晶体管（HEMT)具有击 穿电场大，电流密度高，电子饱和漂移速度快等特点，非常适合于制作高温、高频、高压和大 功率的器件，可以广泛用于射频微波领域及电力电子领域，是目前半导体器件领域的研究 热点之一。
[0003] 工作在高漏源电压下的HEMT器件，其栅极靠近漏端一侧附近的电场线非常密集， 会形成一个高电场尖峰，这种局部区域的高电场可以引起非常大的栅极泄露电流，甚至导 致材料击穿器件失效，从而降低器件的击穿电压，并且电场尖峰越高，器件可承受的击穿电 压就越小。同时，随着时间的增加，高电场也会引起器件表面介质层或半导体材料层退化、 变性，进而影响器件工作可靠性，降低器件寿命，使得HEMT器件高温、高压、高频的优势不 能充分发挥。所以，在实际器件的结构设计和工艺研发中，人们总会采取各种方法降低器件 栅极附近的强电场以提高器件的击穿电压并获得优良的可靠性。
[0004] 目前广泛使用的方法是采用场板结构，如图1所示，即在栅极靠漏端一侧放置一 个场板，场板通常与源极或栅极相连，在栅漏区域产生一个附加电势，增加了耗尽区的面 积，提高了耗尽区的耐压，并且该场板对栅漏区域的电场线分布进行了调制，尤其是对栅 极近漏端边缘的密集电场线进行了有效的调制，使得电场线分布更加均匀，降低了栅极近 漏端边缘的电场，减小了栅极泄露电流，提高了器件击穿电压。
[0005] 但是在上述场板结构中，源场板都是直接覆盖在介质层上面的，而介质层一般比 较薄（3000A左右），此时源场板与栅极金属及沟道中的二维电子气距离非常接近，并且大 面积的源场板金属与其下方的栅极及沟道中的二维电子气完全交叠，寄生栅源电容与源场 板同栅极金属的距离成反比，与源场板同栅极金属的交叠面积成正比，再加上介质层的介 电常数相对较大，所以器件工作过程中会产生很大的寄生栅源电容c gs，导致器件频率特性 变差，如4和fMX减小，并且由于源场板一般接最低电位，会影响其下方二维电子气的分布， 使得二维电子气向沟道层内扩展，降低了沟道内二维电子浓度，从而产生寄生电阻，使得器 件工作过程中导通电阻变大。增加源场板下面介质层的厚度可以减小c gs和寄生电阻，但介 质层的厚度一般都是经过设计调试的，不易改变，并且介质层厚度增加后源场板对栅漏区 域的电场调制效果就会变弱，可能就失去了采用源场板的意义，而且过厚的介质层材料也 会增加工艺的难度。
[0006] 另外一种改进场板技术是将源场板与源极的连接部分分割为若干段，在满足源场 板电连接的基础上减小了源场板金属与栅极及二维电子气导电沟道的交叠面积，其器件结 构俯视图如图2所示，但是这种技术中源场板距离栅极及二维电子气导电沟道距离仍然很 近，还是会产生较大的栅源寄生电容及寄生导通电阻。
[0007] 因此需要寻找一种新的设计和制造源场板的方法，既能充分发挥源场板的电场调 制作用，又能充分减小寄生栅源电容和寄生导通电阻，还能提高器件可靠性。
[0008] 因此，针对上述技术问题，有必要提供一种半导体器件及其制造方法。


【发明内容】

[0009] 有鉴于此，本发明提出了一种空气隔离源场板结构的半导体器件及其制造方法。 该源场板结构利用金属的拱形支撑作用，越过栅极，栅源区域及部分栅漏区域介质层上方， 中间使用空气进行隔离，该区域上方的金属被分割为若干段与源极进行电连接，该连接部 分被设计成矩形或弧形，整个源场板金属通过空气桥工艺结合金属蒸发或金属溅射或金属 电镀工艺形成，金属层较厚，并且拱形两侧支撑部分金属被加厚，在此基础上源场板下方的 部分介质层被减薄或去除。源场板横跨过栅极，栅源区域及部分栅漏区域后又覆盖在栅漏 区域介质层上，对栅漏区域的电场分布进行调制。
[0010] 该结构解决了现有源场板技术中存在的问题，首先，本发明的源场板与栅极、栅源 区域及部分栅漏区域的介质层不直接接触，之间的距离比较远，一般1 μ m?5 μ m左右，并 且使用介电常数非常小的空气进行隔离，在此基础上再将源场板与源极之间的拱形连接部 分分割为若干段，从距离、隔离介质、金属交叠面积等方面大大减小了寄生栅源电容及寄生 电阻；第二，该源场板与源极之间的拱形连接部分被设计成矩形或弧形（两端宽，中间窄）， 在保证电连接基础上可以进一步减小源场板金属与下方栅极及二维电子气导电沟道的交 叠面积，进一步减小寄生栅源电容及寄生电阻；第三，源场板下方的部分介质层被减薄或去 除，相当于被同等厚度的空气替代，更进一步加强了源场板金属与栅极及二维电子气导电 沟道的隔离作用，因此更进一步减小了栅源寄生电容及寄生电阻，同时源场板在栅漏区域 距离器件表面更近，对器件表面的电场调制效果更加明显；第四，整个源场板金属通过空 气桥工艺结合金属蒸发或金属溅射或金属电镀工艺形成，金属层较厚，一般厚度为1 μ m? 5 μ m左右，保证了空气桥结构的可靠性，通过将拱形两侧支撑部分金属进一步加厚，可以进 一步加强空气桥结构的可靠性；第五，由于源场板与源极之间的拱形连接部分被分割为若 干段（一般2-5段，每段l-10um)，有利于制造过程中桥洞中的残胶和空气被清除掉，提高 了器件的可靠性。
[0011] 为了实现上述目的，本发明实施例提供的技术方案如下：
[0012] 一种半导体器件，包括：衬底；位于所述衬底上的半导体层；位于所述半导体层上 的源极、漏极、以及位于源极和漏极之间的栅极；位于所述半导体层上的与源级连接的源场 板，其中：
[0013] 所述源场板横跨过栅极、栅源区域及部分栅漏区域，并通过空气隔离；
[0014] 所述源场板的一端与源级相连，所述源场板与源级的连接是由两个或两个以上的 金属场板并联而成的；
[0015] 所述源场板的另一端位于栅极与漏极之间的靠近栅极的半导体层上。
[0016] 作为本发明的进一步改进，所述半导体层上设有介质层，所述源场板位于所述介 质层上。
[0017] 作为本发明的进一步改进，所述源场板下方的部分介质层可以被减薄或去除。
[0018] 作为本发明的进一步改进，所述源场板由一种或多种金属组合而成。
[0019] 作为本发明的进一步改进，所述源场板与源级的连接是由2?5个金属场板并联 而成的。
[0020] 作为本发明的进一步改进，所述金属场板的截面形状呈圆弧形或拱形。
[0021] 作为本发明的进一步改进，所述金属场板的厚度不均匀。
[0022] 作为本发明的进一步改进，所述金属场板的中间的厚度比两侧的厚度薄。
[0023] 作为本发明的进一步改进，所述金属场板的平面形状为矩形或弧形。
[0024] 作为本发明的进一步改进，所述金属场板的宽度为1 μ m?10 μ m。
[0025] 作为本发明的进一步改进，所述金属场板与半导体层或介质层最大高度差为 1 μ m ~ 5 μ m。
[0026] 作为本发明的进一步改进，所述金属场板的厚度为1 μ m?5 μ m。
[0027] 作为本发明的进一步改进，所述源场板的另一端在半导体层或介质层上具有一 定的面积。
[0028] 作为本发明的进一步改进，所述介质层上还包括栅场板、漏场板、浮空场板、凹槽 源场板中的一种或多种。
[0029] 作为本发明的进一步改进，所述介质层为一层或多层。
[0030] 作为本发明的进一步改进，所述介质层为SiN、Si02、SiON、A1 203、Hf02、HfAlOx中 的一种或多种。
[0031] 作为本发明的进一步改进，所述栅极呈T形或伽马形。
[0032] 作为本发明的进一步改进，所述半导体层包括：位于所述衬底上的成核层；位于 所述成核层上的缓冲层；位于所述缓冲层上的沟道层；位于所述沟道层上的势垒层。
[0033] 相应地，一种半导体器件的制造方法，所述制造方法包括以下步骤：
[0034] S1、在衬底上形成半导体层；
[0035] S2、在所述半导体层上形成源极、漏极、以及位于源极和漏极之间的栅极；
[0036] S3、在所述源级与所述半导体层上形成横跨过栅极、栅源区域及部分栅漏区域且 之间通过空气隔离的源场板。
[0037] 作为本发明的进一步改进，所述步骤S1具体包括：
[0038] 在所述衬底上形成成核层；
[0039] 在所述成核层上形成缓冲层；
[0040] 在所述缓冲层上沉积沟道层。
[0041] 在所述沟道层上形成势垒层，所述沟道层和势垒层形成异质结结构，异质界面处 形成有二维电子气，所述源极和漏极分别与二维电子气电接触。
[0042] 作为本发明的进一步改进，所述步骤S1中还包括：在所述半导体层上形成介质 层。
[0043] 作为本发明的进一步改进，所述步骤S3为：在所述源级与所述介质层上形成横 跨过栅极、栅源区域及部分栅漏区域且之间通过空气隔离的源场板。
[0044] 作为本发明的进一步改进，所述步骤S3中源场板是通过空气桥工艺实现的。
[0045] 作为本发明的进一步改进，所述步骤S3中源场板是通过金属电镀工艺、金属电子 束蒸发工艺、金属溅射工艺或其组合形成的。
[0046] 本发明具有以下优点：
[0047] 本发明的源场板减小了寄生电容效应及寄生电阻效应；并且本发明的源场板可以 继续保持源场板对器件栅漏区域耗尽层内的电场调制效果，在较薄介质层厚度的基础上最 大程度地发挥了源场板调制表面电场的作用；本发明的源场板的可靠性比较高。

【专利附图】

【附图说明】
[0048] 为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现 有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本 发明中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下， 还可以根据这些附图获得其他的附图。
[0049] 图1为传统源场板结构的半导体器件结构截面示意图。
[0050] 图2为传统源场板结构中将源场板与源极的连接部分分割为若干段的半导体器 件结构俯视示意图。
[0051] 图3A为本发明第一实施方式中的具有分段式空气隔离源场板结构的半导体器件 的截面示意图，图3B为图3A的平面示意图。
[0052] 图4A-4B是形成本发明第一实施方式中分段式空气隔离源场板结构的工艺制造 过程示意图。
[0053] 图5为本发明第二实施方式中去除第二层介质层的半导体器件的截面示意图。
[0054] 图6为本发明第三实施方式中源场板两侧金属厚度加厚的半导体器件的截面示 意图。
[0055] 图7为本发明第四实施方式中MIS结构的半导体器件的截面示意图。
[0056] 图8为本发明第五实施方式中栅极金属底部深入势垒层内部的分段式空气隔离 源场板结构的半导体器件的截面示意图。
[0057] 图9为本发明第六实施方式中分段式空气隔离源场板结构同浮空场板组合使用 的半导体器件的截面示意图。
[0058] 图10为本发明第七实施方式中分段式空气隔离源场板结构同凹槽源场板组合使 用的半导体器件的截面示意图。
[0059] 图11为本发明第八实施方式中在势垒层和沟道层之间引入A1N插入层的分段式 空气隔离源场板结构的半导体器件的截面示意图。
[0060] 图12为本发明第九实施方式中在缓冲层和沟道层之间插入AlGaN背势垒层的分 段式空气隔离源场板结构的半导体器件的截面示意图。

【具体实施方式】
[0061] 以下将结合附图所示的【具体实施方式】对本发明进行详细描述。但这些实施方式并 不限制本发明，本领域的普通技术人员根据这些实施方式所作出的结构、方法、或功能上的 变换均包含在本发明的保护范围内。
[0062] 此外，在不同的实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚 地叙述本发明，不代表所讨论的不同实施例或结构之间具有任何关联性。
[0063] 图3A为本发明第一实施方式中的具有分段式空气隔离源场板结构的半导体器件 的截面示意图，图3B为其平面示意图。
[0064] 如图3A所示，该半导体器件包括：
[0065] 衬底1，衬底可以是碳化硅、蓝宝石、硅、绝缘衬底硅、氮化镓、氮化铝、氧化锌或其 组合，或其他任何能够生长III族氮化物材料的材料；
[0066] 在衬底1上是成核层2,成核层影响上方异质结材料的晶体质量，表面形貌以及电 学性质等参数，成核层随着不同的衬底材料而变化，主要起到匹配衬底材料和异质结结构 中的半导体材料层的作用；
[0067] 在成核层2上是缓冲层3,缓冲层是成核层与沟道层之间的过渡层，起到匹配衬底 材料和高质量外延氮化镓层的作用，缓冲层包括6&队41队416&队或416 &1_等111族氮化 物材料；
[0068] 在缓冲层上是沟道层4,沟道层包含非掺杂GaN层；
[0069] 在沟道层4上是势垒层5,势垒层包含AlGaN或其他氮化物。沟道层4和势垒层 5-起组成半导体异质结结构，在界面处形成高浓度二维电子气，并在GaN沟道层的异质结 界面处产生导电沟道；
[0070] 在势垒层5上左右两端是源极6和漏极7,源极和漏极与二维电子气电连接；
[0071] 在势垒层5上沉积第一介质层9对材料表面进行钝化保护，第一介质层9包括 SiN、Si0 2、Si0N、Al203、Hf02、HfA10x 中的一种或多种的组合；
[0072] 在源极6和漏极7之间的区域，第一介质层9被刻蚀出凹槽，然后沉积金属形成栅 极8,栅极可以是T形或伽马形；
[0073] 在第一介质层9上沉积第二层介质层10,对器件进行保护，第二介质层10包括 SiN、Si0 2、Si0N、Al203、Hf02、HfA10x 中的一种或多种的组合；
[0074] 在栅极、栅源区域（栅极和源极之间的区域）及部分栅漏区域（栅极和漏极之间 的区域）介质层上方是分段式空气隔离源场板11，该源场板距离栅极，栅源区域及部分栅 漏区域介质层必须保持合适的距离，距离过近，隔离效果不明显，距离过远，工艺难以实现， 合适的高度一般为1 μ m至5 μ m左右，中间通过空气隔离，并且在栅极、栅源区域和部分栅 漏区域介质层上方被分割为若干段与源极实现电连接，分段要合理，分段过少，电连接效果 不好，分段过多，源场板金属与下方栅极及二维电子气导电沟道交叠面积减小有限，一般 分割为2段至5段，本实施方式中以2段进行说明，每段金属宽度要合理，过窄影响电连接 效果，并且金属拱形结构容易坍塌，过宽则源场板金属与下方栅极及二维电子气导电沟道 交叠面积减小有限，一般为1 μ m至10 μ m左右，每段金属的平面形状可以呈矩形或弧形 (两端宽，中间窄，如图3B所示），截面形状可以为圆弧形或拱形；该源场板结构可通过空气 桥工艺实现，源场板金属可通过金属电镀工艺、金属电子束蒸发工艺，金属溅射工艺或其组 合形成，为了保证分段式空气隔离源场板拱形结构的坚固性，金属厚度一般为1 μ m至5 μ m 左右，金属场板的厚度可以均匀设置，也可以不均匀设置；源场板金属可以是Ti、Al、Ni、 Au、Pt或其组合，也可以是其他半导体工艺中常用的金属。源场板越过栅极，栅源区域及部 分栅漏区域介质层上方后重新覆盖在栅漏区域的介质层上，并向漏极延伸一段距离。
[0075] 本实施方式中的源场板结构拉大了与栅极和二维电子气导电沟道的距离，中间使 用了介电常数非常小的空气进行隔离，并且减小了金属与栅极和二维电子气导电沟道的交 叠面积，最终大大减小了寄生电容及寄生电阻。
[0076] 图4A-4B是形成本发明分段式空气隔离源场板结构的工艺制造过程示意图。按照 常规工艺形成源、漏、栅金属电极及第一、第二介质层后，通过光刻工艺在栅极、栅源区域及 部分栅漏区域形成支撑分段式空气隔离源场板的光刻胶12,该光刻胶经过烘烤形成拱形， 如图4A所示，然后再次光刻，将源场板金属覆盖的地方曝光显影，不覆盖的地方被光刻胶 13遮挡，随后通过金属电镀工艺、或金属蒸发工艺、或金属溅射工艺制作出金属源场板，如 图4B所示，最后清洗掉所有光刻胶，形成分段式空气隔离的源场板结构，如图3A和3B所 示。不同形状的分段式空气隔离源场板结构可以通过优化光刻工艺来实现，比如通过调试 光刻工艺和烘胶条件，可以设计出不同形状的支撑光刻胶12,通过设计版图，形成不同形状 的光刻胶13,进而实现不同结构和形状的分段式空气隔离源场板结构。
[0077] 图5为本发明第二实施方式中去除第二层介质层的半导体器件的截面示意图，去 掉第二层介质层10,相当于栅极区域、栅源区域及部分栅漏区域的第二介质层10被等同厚 度的空气所替代，这样可以进一步减小寄生电容及寄生电阻，同时源场板末端覆盖在第一 介质层9上，距离器件表面更近，可以更有效地对栅漏区域电场进行调制。
[0078] 图6为本发明第三实施方式中源场板两侧金属厚度加厚的半导体器件的截面示 意图，本发明中金属场板的厚度可以不均匀，优选地在本实施方式中金属场板的中间的厚 度比两侧的厚度薄，通过将源场板两侧金属的厚度加厚，可以提高源场板结构的可靠性。
[0079] 图7为本发明第四实施方式中MIS结构的半导体器件截面示意图，栅极下方的第 三介质层14既作为器件的钝化层，又是栅极绝缘层，结合场板技术可有效降低栅极泄露电 流，调节开启电压。第三介质层包括SiN、Si0 2、SiON、A1203、Hf02、HfAlOx中的一种或多种 的组合。
[0080] 图8为本发明第五实施方式中栅极金属底部深入势垒层内部的分段式空气隔离 源场板结构的半导体器件截面示意图，通过刻蚀势垒层形成凹槽（recess etch)，再沉积金 属形成栅极，可以减小栅金属下材料表面缺陷及表面态的影响，降低漏电，提高击穿电压； 同时由于栅极距离导电沟道距离更近，对二维电子气的控制作用更强，提高了器件的高频 特性；如果势垒层刻蚀深度较大，凹槽下的二维电子气会降低或消失，还可以实现氮化物增 强型器件。
[0081] 图9是本发明第六实施方式中分段式空气隔离源场板结构同浮空场板组合使用 的半导体器件截面示意图，浮空场板15可以有效增大栅漏之间势垒层中的耗尽区面积，即 高阻区的面积大大增大，促使该耗尽区承受更大的电压，从而大大提高了器件的击穿电压。
[0082] 图10是本发明第七实施方式中分段式空气隔离源场板结构同凹槽源场板组合 使用的半导体器件截面示意图，在凹槽（Recess)结构16中，源场板更加接近栅漏区域的器 件表面，可以非常有效的对栅漏区域耗尽层内的电场进行调制，提高器件击穿电压，其中空 气隔离源场板可以刚好覆盖住凹槽，也可以向漏极延伸一部分。
[0083] 图11是本发明第八实施方式中在势垒层和沟道层之间引入A1N插入层的分段式 空气隔离源场板结构的半导体器件截面示意图。本实施方式中在势垒层和沟道层之间引入 A1N插入层17,因为A1N的禁带宽度非常高，可以更有效地将电子限制在异质结势井中，提 高了二维电子气的浓度；A1N插入层17还将导电沟道与AlGaN势垒层隔离开，减小了势垒 层对电子的散射效应，从而提高电子的迁移率，使得器件整体特性得以提高。
[0084] 图12是本发明第九实施方式中在缓冲层和沟道层之间插入AlGaN背势垒层的分 段式空气隔离源场板结构的半导体器件截面示意图。本实施方式中在缓冲层和沟道层之间 插入AlGaN背势垒层18,在一定外加电压下，沟道中的电子会进入缓冲层，尤其是在短沟道 器件中这种现象更为严重，使得栅极对沟道电子的控制相对变弱，出现短沟道效应；加上缓 冲层中的缺陷和杂质比较多，会对沟道中的二维电子气产生影响，如产生电流崩塌。通过引 入AlGaN背势垒层18可以将沟道电子与缓冲层隔离开，将二维电子气有效地限制在沟道层 中，改善短沟道效应及电流崩塌效应。
[0085] 由上述实施方式可以看出，与现有技术相比本发明具有以下优点：
[0086] 首先，本发明的源场板与栅极、栅源区域及部分栅漏区域的介质层不直接接触，之 间的距离比较远，并且使用介电常数非常小的空气进行隔离，在此基础上再将源场板与源 极之间的拱形连接部分分割为若干段，从距离、隔离介质、金属交叠面积等方面大大减小了 寄生栅源电容及寄生电阻；
[0087] 第二，该源场板与源极之间的拱形连接部分被设计成矩形或弧形，在保证电连接 基础上可以进一步减小源场板金属与下方栅极及二维电子气导电沟道的交叠面积，进一 步减小寄生栅源电容及寄生电阻；
[0088] 第三，源场板下方的部分介质层被减薄或去除，相当于被同等厚度的空气替代，更 进一步加强了源场板金属与栅极及二维电子气导电沟道的隔离作用，因此更进一步减小了 栅源寄生电容及寄生电阻，同时源场板在栅漏区域距离器件表面更近，对器件表面的电场 调制效果更加明显；
[0089] 第四，整个源场板金属通过空气桥工艺结合金属蒸发或金属溅射或金属电镀工艺 形成，金属层较厚，保证了空气桥结构的可靠性，通过将拱形两侧支撑部分金属进一步加 厚，可以进一步加强空气桥结构的可靠性；
[0090] 第五，由于源场板与源极之间的拱形连接部分被分割为若干段有利于制造过程中 桥洞中的残胶和空气被清除掉，提高了器件的可靠性。
[0091] 综上所述，本发明半导体器件及其制造方法既能充分发挥源场板的电场调制作 用，又能充分减小寄生栅源电容和寄生导通电阻，还能提高器件可靠性。
[0092] 对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在 不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论 从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权 利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有 变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。 [0093] 此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包 含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当 将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员 可以理解的其他实施方式。
【权利要求】
2. 根据权利要求1所述的半导体器件，其特征在于，所述半导体层上设有介质层，所述 源场板位于所述介质层上。
3. 根据权利要求2所述的半导体器件，其特征在于，所述源场板下方的部分介质层可 以被减薄或去除。
4. 根据权利要求1或2所述的半导体器件，其特征在于，所述源场板由一种或多种金属 组合而成。
5. 根据权利要求1或2所述的半导体器件，其特征在于，所述源场板与源级的连接是由 2?5个金属场板并联而成的。
6. 根据权利要求1或2所述的半导体器件，其特征在于，所述金属场板的截面形状呈圆 弧形或拱形。
7. 根据权利要求6所述的半导体器件，其特征在于，所述金属场板的厚度不均匀。
8. 根据权利要求7所述的半导体器件，其特征在于，所述金属场板的中间的厚度比两 侧的厚度薄。
9. 根据权利要求1或2所述的半导体器件，其特征在于，所述金属场板的平面形状为矩 形或弧形。
10. 根据权利要求1或2所述的半导体器件，其特征在于，所述金属场板的宽度为 1 μ m ~ 10 μ m。
11. 根据权利要求1或2所述的半导体器件，其特征在于，所述金属场板与半导体层或 介质层最大高度差为1 μ m?5 μ m。
12. 根据权利要求1或2所述的半导体器件，其特征在于，所述金属场板的厚度为 1 μ m ~ 5 μ m。
13. 根据权利要求1或2所述的半导体器件，其特征在于，所述源场板的另一端在半导 体层或介质层上具有一定的面积。
14. 根据权利要求2所述的半导体器件，其特征在于，所述介质层上还包括栅场板、漏 场板、浮空场板、凹槽源场板中的一种或多种。
15. 根据权利要求2所述的半导体器件，其特征在于，所述介质层为一层或多层。
16. 根据权利要求15所述的半导体器件，其特征在于，所述介质层为SiN、Si02、SiON、 Al20 3、Hf02、HfA10x 中的一种或多种。
17. 根据权利要求1或2所述的半导体器件，其特征在于，所述栅极呈T形或伽马形。
18. 根据权利要求1或2所述的半导体器件，其特征在于，所述半导体层包括：位于所 述衬底上的成核层；位于所述成核层上的缓冲层；位于所述缓冲层上的沟道层；位于所述 沟道层上的势垒层。
19. 一种如权利要求1所述的半导体器件的制造方法，其特征在于，所述制造方法包括 以下步骤： 51、 在衬底上形成半导体层； 52、 在所述半导体层上形成源极、漏极、以及位于源极和漏极之间的栅极； 53、 在所述源级与所述半导体层上形成横跨过栅极、栅源区域及部分栅漏区域且之间 通过空气隔离的源场板。
20. 根据权利要求19所述的半导体器件的制造方法，其特征在于，所述步骤S1具体包 括： 在所述衬底上形成成核层； 在所述成核层上形成缓冲层； 在所述缓冲层上沉积沟道层。 在所述沟道层上形成势垒层，所述沟道层和势垒层形成异质结结构，异质界面处形成 有二维电子气，所述源极和漏极分别与二维电子气电接触。
21. 根据权利要求19所述的半导体器件的制造方法，其特征在于，所述步骤S1中还包 括：在所述半导体层上形成介质层。
22. 根据权利要求21所述的半导体器件的制造方法，其特征在于，所述步骤S3为：在 所述源级与所述介质层上形成横跨过栅极、栅源区域及部分栅漏区域且之间通过空气隔离 的源场板。
23. 根据权利要求19所述的半导体器件的制造方法，其特征在于，所述步骤S3中源场 板是通过空气桥工艺实现的。
24. 根据权利要求19所述的半导体器件的制造方法，其特征在于，所述步骤S3中源场 板是通过金属电镀工艺、金属电子束蒸发工艺、金属溅射工艺或其组合形成的。
【文档编号】H01L29/78GK104157691SQ201410403481
【公开日】2014年11月19日 申请日期:2014年8月15日 优先权日:2014年8月15日
【发明者】张乃千, 裴轶, 刘飞航 申请人:苏州捷芯威半导体有限公司