一种无结场效应晶体管及其制备方法
【专利摘要】一种结合垂直沟道和无结结构的环栅场效应晶体管，包括一个垂直方向的环状半导体沟道(4)，一个环状栅电极(6)，一个环状栅介质层(5)，一个源区(2)，一个漏区(3)，一个半导体衬底(1)；其中，源区(2)位于垂直沟道(4)的底部，与衬底(1)相接，漏区(3)位于垂直沟道(4)的顶部，栅介质层(5)和栅电极(6)呈环状围绕住垂直沟道(4)；源区(2)和漏区(3)与沟道(4)采用相同类型和浓度的杂质掺杂。本发明所述的晶体管利用源漏沟道相同掺杂极大地降低了热预算消除了杂质扩散和突变结的形成问题、简化了工艺要求，并利用垂直沟道、环形栅结构突破了集成加工光刻极限限制，提高了集成度。
【专利说明】一种无结场效应晶体管及其制备方法
【技术领域】
[0001]本发明属于CMOS超大集成电路(ULSI)中的场效应晶体管逻辑器件与电路领域，具体涉及一种结合垂直沟道和无结结构的环栅场效应晶体管及其制备方法。
【背景技术】
[0002]在摩尔定律的驱动下，传统MOSFET的特征尺寸不断缩小，如今已经到进入纳米尺度，随之而来，器件的短沟道效应等负面影响也愈加严重。漏致势垒降低、带带隧穿等效应使得器件关态漏泄电流不断增大。在对新型器件结构的研究中，源漏掺杂环栅(Gate AllAround transistor, GAA)结构是目前最受关注的一种。GAA器件具有更好的栅控特性,可以满足最尖锐的特性需求，从而适应器件尺寸缩小的需求，提高集成度。器件由于环形栅结构和纳米线沟道的特点，表现出很好的抑制短沟道效应性能。在制成水平沟道GAA器件的同时，可以注意到纳米线(NW)的排列方式决定了 GAA结构存在应用垂直沟道的可能，目前已有关于掺杂源漏垂直沟道GAA器件的实验报道，相较水平沟道GAA器件，垂直沟道GAA器件的优势突出在两点:(I)可实现更高的集成度，(2)垂直沟道GAA的栅长不再由光刻能力决定，而是由栅材料的纵向厚度决定，这就可能突破集成加工的光刻极限。需要指出的是，此时单个垂直沟道GAA在栅长和栅宽(即纳米线的周长)两个维度都进入纳米尺度，而两个维度上都可以突破纳米加工的光刻极限。因此，垂直沟道GAA相较水平沟道GAA更具研发价值，也更富挑战性。
[0003]需要指出的是，垂直沟道的GAA结构具有良好的栅控能力，同样也面对着源漏设计的问题。对于传统的MOS场效应晶体管，为了抑制短沟道效应，必须采用超浅结和陡变掺杂的源/漏区，因而对热预算的要求极为苛刻。此外，纳米线的引入，使得GAA源漏设计较平面器件和多栅器件更为复杂。而High-K栅介质(介电常数K>3.9)与金属栅组合(HKMG)的热稳定问题，以及此后可能应用的SiGe、Ge和其他宽禁带材料对源漏设计同样存在热预算的需求。
【发明内容】
[0004]本发明的目的是提供一种结合垂直沟道和无结结构的环栅场效应晶体管及其制备方法。在保持了传统GAA各种优点的条件下，该结构利用源漏沟道相同掺杂极大地降低了热预算消除了杂质扩散和突变结的形成问题、简化了工艺要求，并利用垂直沟道、环形栅结构突破了集成加工光刻极限限制，提高了集成度。
[0005]本发明提供的技术方案如下:
[0006]—种结合垂直沟道和无结结构的环栅场效应晶体管，包括一个垂直方向的环状半导体沟道4，一个环状栅电极6，一个环状栅介质层5，一个源区2，一个漏区3，一个半导体衬底I ;其中，源区2位于垂直沟道4的底部，与衬底I相接，漏区3位于垂直沟道4的顶部，栅介质层5和栅电极6呈环状围绕住垂直沟道4 ;源区2和漏区3与沟道4采用相同类型和浓度的杂质掺杂。
[0007]所述的掺杂杂质浓度较高，一般应在1019-102°CnT3。
[0008]本发明所述场效应晶体管的制备方法，包括以下步骤:
[0009](I)在半导体衬底上通过半导体线条应力限制氢化或氧化工艺获取垂直纳米线；
[0010](2)对纳米线进行杂质注入；
[0011](3)衬底上高密度等离子体(HDP)淀积介质，厚度等于源区设计长度；
[0012](4)在纳米线上淀积HKMG(High-K栅介质与金属栅组合)层，并形成栅极引线；
[0013](5)沉积介质至将栅电极覆盖，此时沉积的介质厚度对应于场效应晶体管器件的设计栅长；
[0014](6)选择性腐蚀High-K栅介质及栅电极层至漏极纳米线漏出；
[0015](7)最后进入常规CMOS后道工序，包括淀积钝化层、开接触孔以及金属化等，即可制得所述的场效应晶体管。
[0016]上述的制备方法中，所述步骤(I)中的半导体衬底材料选自S1、Ge、SiGe、GaAs或其他I1-VI，II1-V和IV-1V族的二元或三元化合物半导体、绝缘体上的硅(SOI)或绝缘体上的锗(GOI)。
[0017]上述的制备方法中，所述步骤(2)中的杂质材料，选自磷、砷等V族η型杂质或硼、镓等III族P型杂质。
[0018]上述的制备方法中，所述步骤(3)、(5)中的介质材料选自二氧化硅、二氧化铪或氮化铪等。
[0019]上述的制备方法中，所述步骤(4)中的High-K栅介质与金属栅组合层材料选自典型组合Hf02/TiN，也包括其他的系列氧化物，如HfS1N、HfZrO, HfMgO, HfAlO等材料。
[0020]本发明的优点和积极效果:
[0021](I)本发明继承了传统环栅结构晶体管的优点，例如良好的栅控能力、抑制短沟效应等；继承了垂直沟道结构的优点，突破纳米加工的光刻极限，极大提高了器件的集成度。
[0022](2)本发明采用了无结结构，无须形成传统的PN结，免除了潜在的GAA源漏突变结的复杂掺杂设计，极大地简化了工艺，在High-K栅介质与金属栅组合层形成后不再需要注入和高温退火，彻底解决热稳定问题。
[0023](3)本发明采用了无结结构，通过调整掺杂浓度，可以有效地增大驱动电流、减小漏电流，并对阈值电压具有良好的调制效应。。
[0024]总而言之，该器件结构采用了垂直沟道结合无结结构，在继承传统GAA的优点的基础上，抑制了短沟效应，降低了热预算，简化了工艺，并且提高了集成度。
【专利附图】
【附图说明】
[0025]图1是本发明的垂直沟道无结环栅晶体管的器件示意图；
[0026]图2是半导体线条应力限制氢化/氧化工艺获取垂直纳米线后，沿图1中AA’方向的器件剖面图；
[0027]图3是对纳米线进行杂质掺杂后，沿图1中AA’方向的器件剖面图；
[0028]图4是在衬底上淀积源区长度厚的介质后，沿图1中AA’方向的器件剖面图；
[0029]图5是在纳米线上淀积HKMG(High-K栅介质与金属栅组合)层，并形成栅极引线后，沿图1中AA’方向的器件剖面图；
[0030]图6是沉积介质至将栅电极覆盖后，沿图1中AA’方向的器件剖面图；
[0031]图7是选择性腐蚀High-K栅介质及栅电极层至漏极纳米线漏出后沿图1中AA’方向的器件剖面图；
[0032]图8是本发明的垂直沟道无结环栅晶体管沿图1中AA’方向的器件剖面图；
[0033]图中:
[0034]1-----------半导体衬底2-------------源区
[0035]3-----------漏区4-------------沟道区
[0036]5-----------High-K6-------------Metal Gate# 电极层
[0037]7-----------二氧化硅介质层
【具体实施方式】
[0038]本发明提供了一种新型结构的场效应晶体管，具体为一种结合垂直沟道和无结结构的环栅场效应晶体管(如图1所示)，包括一个垂直方向的环状半导体沟道4，一个环状栅电极6，一个环状栅介质层5，一个源区2，一个漏区3，一个半导体衬底I ;其中，源区2位于垂直沟道4的底部，与衬底I相接，漏区3位于垂直沟道4的顶部，栅介质层5和栅电极6呈环状围绕住垂直沟道4 ;源区2和漏区3与沟道4为相同类型和浓度的杂质掺杂。
[0039]掺杂杂质浓度较高，一般应在1019-102°cm_3以上。
[0040]本发明制备方法的具体实例包括图2至图7所示的工艺步骤:
[0041](I)在晶向为(100)的体硅硅片硅衬底I上采用Si线条应力限制氢化或氧化工艺获取垂直Si纳米线4,直径5nm,长度10nm,如图2所示；
[0042](2)对纳米线进行砷杂质注入，浓度1019cm_3，如图3所示；
[0043](3)衬底上高密度等离子体(HDP)淀积介质7 (Si02)，厚度等于源区设计长度25nm,形成源区2,如图4所示；
[0044](4)在纳米线上低温原子层沉积法(ALD法)淀积HKMG材料5和6 (如Hf02/TiN)，对HKMG的图形化形成了栅极的引线(无需精细尺寸加工)，HKMG厚度约为10nm，如图5所不；；
[0045](5)沉积介质7 (S12)至将栅电极覆盖起来(HDP法沉积)，此时沉积的介质厚度50nm对应了器件的设计栅长，如图6所示；
[0046](6)选择性腐蚀HKMG，至漏极纳米线露出，形成漏区结构3，如图7所示；
[0047](7)最后进入常规CMOS后道工序，包括淀积钝化层、开接触孔以及金属化等，即可制得所述的结合垂直沟道和无结结构的环栅场效应晶体管。
【权利要求】
1.一种结合垂直沟道和无结结构的环栅场效应晶体管，其特征是，包括一个垂直方向的环状半导体沟道(4)，一个环状栅电极￠)，一个环状栅介质层(5)，一个源区(2)，一个漏区(3)，一个半导体衬底(I);其中，源区(2)位于垂直沟道(4)的底部，与衬底(I)相接，漏区(3)位于垂直沟道(4)的顶部，栅介质层(5)和栅电极(6)呈环状围绕住垂直沟道(4)；源区(2)和漏区(3)与沟道(4)采用相同类型和浓度的杂质掺杂。
2.如权利要求1所述的环栅场效应晶体管，其特征是，所述掺杂杂质浓度为1019-102Clcm_3o
3.权利要求1所述的环栅场效应晶体管的制备方法，包括以下步骤: (1)在半导体衬底上通过半导体线条应力限制氢化或氧化工艺获取垂直纳米线； (2)对纳米线进行杂质注入； (3)衬底上高密度等离子体淀积介质，厚度等于源区设计长度； (4)在纳米线上淀积HKMG层，并形成栅极引线； (5)沉积介质至将栅电极覆盖，此时沉积的介质厚度对应于场效应晶体管器件的设计栅长; (6)选择性腐蚀High-K栅介质及栅电极层至漏极纳米线漏出； (7)最后进入常规CMOS后道工序，包括淀积钝化层、开接触孔以及金属化，即可制得所述的场效应晶体管。
4.如权利要求3所述的制备方法，其特征是，所述步骤(I)中的半导体衬底材料选自Si,Ge, SiGe, GaAs或其他II_VI，II1-V和IV-1V族的二元或三元化合物半导体、绝缘体上的硅或绝缘体上的锗。
5.如权利要求3所述的制备方法，其特征是，所述步骤(2)中的杂质材料，选自V族η型杂质或III族P型杂质。
6.如权利要求3所述的制备方法，其特征是，所述步骤(2)中的杂质材料为磷、砷、硼或镓。
7.如权利要求3所述的制备方法，其特征是，所述步骤(3)、(5)中的介质材料选自二氧化硅、二氧化铪或氮化铪。
8.如权利要求3所述的制备方法，其特征是，所述步骤(4)中的High-K栅介质与金属栅组合层材料选自组合Hf02/TiN。
【文档编号】H01L29/10GK104201195SQ201410429391
【公开日】2014年12月10日 申请日期:2014年8月27日 优先权日:2014年8月27日
【发明者】孙雷, 徐浩, 张一博, 韩静文, 王漪, 张盛东 申请人:北京大学