一种高压晶闸管芯片的硼扩散方法
【专利摘要】本发明公开了一种高压晶闸管芯片的硼扩散方法，包括以下步骤：①将多个高压晶闸管芯片按间距为2~3mm等距离放置于氧化炉内，在1200~1300℃下氧化2~10小时使得各芯片的阳极面和阴极面上分别生成一层厚度大于1.5微米的氧化层后取出；②对各芯片进行光刻去掉芯片的阳极面上的氧化层及短路点表面的氧化层，保留N+磷扩散区扩磷层表面的氧化层；③将步骤②后的芯片按间距为0.5~1mm等距离放置于扩硼炉内，并在各芯片的阳极面上涂上厚度为0.8~1.5微米的硼源，在1200~1300℃下进行硼扩散1~4小时后取出；降低压降、提高开通速度，提升电流上升率、电压上升率并减少漏电流，同时增加单次扩散的芯片数量。
【专利说明】一种高压晶闸管芯片的硼扩散方法
【技术领域】
[0001] 本发明涉及一种硼扩散的方法，尤其是涉及一种高压晶闸管芯片的硼扩散方法。
【背景技术】
[0002] 目前，晶闸管芯片正向着更高电压、更大电流的超高控制功率的方向发展，这必然 要求晶闸管芯片具有更厚的厚度、更高的电阻率及更大的直径。然而晶闸管芯片的厚度、电 阻率的增加将导致晶闸管芯片产生更大的通态压降（Vtm)，即晶闸管芯片在工作时因自身的 发热而产生的能量损耗更大；同时晶闸管芯片的开通速度会降低，即开通能量损耗增大，且 晶闸管芯片的电流上升率（di/dt)也会降低。晶闸管芯片分为阳极面和阴极面，一般阳极 面由阳极（P型）组成，阴极面由阴极（N+型）、门极（P型）及短路点（P型）组成，其中短 路点均匀间隔分布于阴极面，阴极（N+型）即阴极位于N+磷扩散区上，阳极（P型）即阳极 位于P上。
[0003] 为了解决上述增加晶闸管芯片的厚度、电阻率及直径来满足高压晶闸管芯片对高 电压、大电流的需求而带来的矛盾，一般采用如下方法：（1)通过提高阴极面上N+磷扩散区 扩磷层的浓度和结深来降低芯片的通态压降、提高开通速度和电流上升率，然而这种方式 会使得高压晶闸管芯片的电压上升率（dv/dt)降低，漏电流上升，即高压晶闸管芯片的电 压阻断能力变差；（2)在阳极面采用硼扩散的方式，即在高压晶闸管芯片的阳极面上涂硼 源，只对阳极面扩散一层高掺杂浓度的P+扩硼层，且掺杂浓度达到IX102°cnT3,然而这仅助 于降低高压晶闸管芯片的通态压降，却无助于提高高压晶闸管芯片的电压上升率、降低高 压晶闸管芯片的漏电流。此外，在硼扩散的过程中，涂在高压晶闸管芯片的阳极面上的硼源 会扩散至邻近高压晶闸管芯片的阴极面上，导致阴极面上N+磷扩散区扩磷层的浓度被补 偿而降低，且硼扩散时间越长，补偿程度越严重。在1250°C下，硼扩散时间即使小于0. 5小 时，N+扩磷层的浓度也会由2XIO2tlCnT3降低至IXIO2tlCnT3 ;而当硼扩散时间小于0. 5小时 时，硼扩散的结深会小于10微米，这样对通态压降的改善作用是有限的。若要降低硼扩散 时邻近高压晶闸管芯片间的相互干扰，则需要在扩散时适当拉大各高压晶闸管芯片之间的 间距（例如：对于3英寸的芯片，至少要将各高压晶闸管芯片之间的间距拉大至3mm才能基 本消除干扰），而这样则会减少单次扩散的芯片数量，降低生产效率。
【发明内容】
[0004] 本发明所要解决的技术问题是提供一种高压晶闸管芯片的硼扩散方法，该方法既 能降低高压晶闸管芯片的通态压降、提高其开通速度和电流上升率，又能提升高压晶闸管 芯片的电压上升率并减少漏电流，同时能够增加单次扩散的高压晶闸管芯片的数量，提高 生产效率。
[0005] 本发明解决上述技术问题所采用的技术方案为：一种高压晶闸管芯片的硼扩散方 法，包括以下步骤：①将多个高压晶闸管芯片按间距为2?3mm等距离放置于氧化炉内，在 1200?1300°C下氧化2?10小时使得各高压晶闸管芯片的阳极面和阴极面上分别生成 一层厚度大于I. 5微米的氧化层后取出；②对高压晶闸管芯片进行光刻，光刻去掉高压晶 闸管芯片的阳极面上的氧化层及阴极面上短路点表面的氧化层，保留阴极面上N+磷扩散 区表面的氧化层；③将去掉部分氧化层后的高压晶闸管芯片按间距为〇. 5?Imm等距离放 置于扩硼炉内，并在各高压晶闸管芯片的阳极面上涂上厚度为〇. 8?1. 5微米的硼源，在 1200?1300°C下进行硼扩散1?4小时后取出。
[0006] 所述的步骤①中将多个高压晶闸管芯片按间距为3mm等距离放置于氧化炉内，在 1250°C下氧化5小时使得各高压晶闸管芯片的阳极面和阴极面上分别生成一层厚度大于 1.5微米的氧化层后取出。
[0007] 步骤③中将去掉部分氧化层后的高压晶闸管芯片按间距为0. 8mm等距离放置于 扩硼炉内，并在各高压晶闸管芯片的阳极面上涂上厚度为1微米的硼源，在1250°C下进行 硼扩散4小时后取出。
[0008] 与现有技术相比，本发明的优点在于：（1)高压晶闸管芯片在扩硼炉内硼扩散过 程中，阴极面上N+磷扩散区表面保留的氧化层能阻止邻近高压晶闸管芯片上的硼源对N+ 磷扩散区扩磷层的干扰，且该阻止作用可长达5小时，从而在相对长时间内保持N+磷扩散 区扩磷层的浓度不变；（2)阴极面上N+磷扩散区扩磷层表面的氧化层消除了硼源对扩磷层 的有害干扰，因此硼扩散的时间可以提升至1?4小时，进而使得硼扩散的结深能提升至 25微米，这样能够进一步增强高压晶闸管芯片导通时的电导调制效应，降低其通态压降， 提升高压晶闸管芯片的开通速度和电流上升率，从而减少高压晶闸管芯片工作时的自身能 量损耗、提高能量转换效率；(3)阴极面上短路点表面没有氧化层的阻挡，因此扩散中的高 压晶闸管芯片间距较小及硼扩散时间的加长都有助于将短路点的干扰扩散浓度由P型提 升至P+型，即相当于高压晶闸管芯片的阴阳两面都进行了硼扩散，且短路点的P型掺杂浓 度可由3XIO17CnT3提升至IX102°cnT3,这有利于降低短路点的电阻，提升短路效果，从而提 升高压晶闸管芯片的电压上升率并减少漏电流，且高压晶闸管芯片的电压上升率能由一般 1000?1500V/μs提升至2000?3000V/μs; (4)相较于传统的硼扩散方式，本发明方法 实施过程中扩散中的高压晶闸管芯片之间的间距能由3_缩短为0. 5?1_，因此单次扩散 的高压晶闸管芯片数量增加，有利于提高生产效率。
【专利附图】
【附图说明】
[0009] 图1为实施例中1?压晶闸管芯片阴极面的平面不意图；
[0010] 图2为图1中A-A截面的剖视图；
[0011] 图3为高压晶闸管芯片的阳极面及阴极面分别氧化获得氧化层后的状态图；
[0012] 图4为光刻掉高压晶闸管芯片的阳极面及阴极面短路点表面上氧化层后的状态 图；
[0013] 图5为四个等间距放置的高压晶闸管芯片在阳极面上涂硼源后扩散的效果图。
【具体实施方式】
[0014] 以下结合附图实施例对本发明作进一步详细描述。
[0015] 如图1?5所示，晶闸管芯片分为阳极面和阴极面，一般阳极面由阳极（P型）1组 成，阴极面由阴极2 (N+型）、门极（P型）及短路点4 (P型）组成，其中短路点4均匀间隔分 布于阴极面，阴极（N+型）2即阴极2位于N+磷扩散区3上，阳极（P型）1即阳极1位于P上。一种高压晶闸管芯片的硼扩散方法，包括以下步骤：①将多个高压晶闸管芯片按间距为 3mm等距离放置于氧化炉（图中未示出）内，在1250°C下氧化5小时后使得各高压晶闸管 芯片的阳极面和阴极面上分别生成一层厚度为1. 5微米的氧化层5后取出；②对高压晶闸 管芯片进行光刻，光刻去掉高压晶闸管芯片的阳极面上的氧化层5及阴极面上短路点4表 面上的氧化层5,保留阴极面上N+磷扩散区3扩磷层表面的氧化层5 ;③将去掉部分氧化层 5后的高压晶闸管芯片按间距为0.8mm等距离放置于氧化炉（图中未示出）内，并在各高压 晶闸管芯片的阳极面上涂上厚度为1微米的硼源6,在1250°C下进行硼扩散4小时后取出。
[0016] 取经过上述硼扩散方法硼扩散后的高压晶闸管芯片进行相关参数的测定，并与经 过现有硼扩散方法硼扩散后的高压晶闸管芯片进行对比，对比结果如下：
[0017] (1)采用本实施例方法对404011批次KP1300A-6500V的高压晶闸管芯片进行硼扩 散，随机挑选6片扩散后的高压晶闸管芯片进行开通时间、峰值压降、电压上升率、正漏电 流及反漏电流等相关参数的测试，其中各参数对应的测试条件如下：开通时间的测定条件： 正向电压为2200V，门极触发电流脉冲峰值为2A，触发脉冲上升时间为0. 5μs;峰值压降的 测定条件：结温为125°C，峰值电流为1500Α;电压上升率的测定条件：结温为125°C，电压 从零开始线性上升到3750V;正向漏电流及反向漏电流的测定：结温为125°C，反向电压、 正向电压均为6500V。测试结果如表1所不：
[0018] 表1 :对采用本实施例方法硼扩散后的高压晶闸管芯片进行测试得到的相关参数
[0019]
【权利要求】
1. 一种高压晶闸管芯片的硼扩散方法，其特征在于包括以下步骤：①将多个高压晶闸 管芯片按间距为2~3mm等距离放置于氧化炉内，在120(n300°C下氧化2~10小时使得各高 压晶闸管芯片的阳极面和阴极面上分别生成一层厚度大于1. 5微米的氧化层后取出；②对 高压晶闸管芯片进行光刻，光刻去掉高压晶闸管芯片的阳极面上的氧化层及阴极面上短路 点表面的氧化层，保留阴极面上N+磷扩散区表面的氧化层；③将去掉部分氧化层后的高压 晶闸管芯片按间距为0. 5~lmm等距离放置于扩硼炉内，并在各高压晶闸管芯片的阳极面上 涂上厚度为〇. 81. 5微米的硼源，在120(n300°C下进行硼扩散广4小时后取出。
2. 根据权利要求1所述的一种高压晶闸管芯片的硼扩散方法，其特征在于所述的步骤 ①中将多个高压晶闸管芯片按间距为3mm等距离放置于氧化炉内，在1250°C下氧化5小时 使得各高压晶闸管芯片的阳极面和阴极面上分别生成一层厚度大于1.5微米的氧化层后 取出。
3. 根据权利要求1或2所述的一种高压晶闸管芯片的硼扩散方法，其特征在于所述的 步骤③中将去掉部分氧化层后的高压晶闸管芯片按间距为0. 8mm等距离放置于扩硼炉内， 并在各高压晶闸管芯片的阳极面上涂上厚度为1微米的硼源，在1250°C下进行硼扩散4小 时后取出。
【文档编号】H01L21/332GK104392911SQ201410604940
【公开日】2015年3月4日 申请日期:2014年10月31日 优先权日:2014年10月31日
【发明者】王大江, 王森彪, 徐艳艳, 李建忠 申请人:宁波芯科电力半导体有限公司