基于t形栅-漏复合场板的异质结器件及其制作方法

基于t形栅-漏复合场板的异质结器件及其制作方法
【专利摘要】本发明公开了一种基于T形栅-漏复合场板的异质结器件及其制作方法，主要解决现有场板技术在实现高击穿电压时工艺复杂的问题。其包括：衬底(1)、过渡层(2)、势垒层(3)、源极(4)、肖特基漏极(5)、台面(6)、栅极(7)、钝化层(8)和保护层(13)。钝化层(8)内刻有栅槽(9)和漏槽(10)，钝化层(8)与保护层(13)之间淀积有T形栅场板(11)和T形漏场板(12)；T形栅场板(11)与栅极(7)电气连接，且下端完全填充在栅槽(9)内；T形漏场板(12)与肖特基漏极(5)电气连接，且下端完全填充在漏槽(10)内。本发明具有制作工艺简单、正向特性与反向特性好及成品率高的优点，可作为开关器件。
【专利说明】基于T形栅-漏复合场板的异质结器件及其制作方法

【技术领域】
[0001] 本发明属于微电子【技术领域】，涉及半导体器件，特别是基于T形栅-漏复合场板的 异质结器件，可作为电力电子系统的基本器件。 技术背景
[0002] 功率半导体器件是电力电子系统的重要元件，是进行电能处理的有效工具。近年 来，随着能源和环境问题的日益突出，研发新型高性能、低损耗功率器件已成为提高电能利 用率、节约能源、缓解能源危机的有效途径之一。然而，在功率器件研究中，高速、高压与低 导通电阻之间存在着严重的制约关系，合理、有效地改进这种制约关系是提高器件整体性 能的关键。随着市场不断对功率系统提出更高效率、更小体积、更高频率的要求，传统Si基 半导体功率器件性能已逼近其理论极限。为了能进一步减少芯片面积、提高工作频率、提高 工作温度、降低导通电阻、提高击穿电压、降低整机体积、提高整机效率，以氮化镓为代表的 宽禁带半导体材料，凭借其更大的禁带宽度、更高的临界击穿电场和更高的电子饱和漂移 速度，且化学性能稳定、耐高温、抗辐射等突出优点，在制备高性能功率器件方面脱颖而出， 应用潜力巨大。特别是采用GaN基异质结结构的高电子迁移率晶体管，即GaN基HEMT器件， 更是因其低导通电阻、高工作频率等特性，能满足下一代电子装备对功率器件更大功率、更 高频率、更小体积和更恶劣高温工作的要求，在经济和军事领域具有广阔和特殊的应用前 旦 -5^ 〇
[0003] 然而，常规GaN基HEMT器件结构上存在固有缺陷，会导致器件沟道电场强度呈畸 形分布，尤其是在器件栅极靠近漏极附近存在极高电场峰值。这导致实际的GaN基HEMT 器件在施加正漏极电压情况下，即正向关态，的正向击穿电压往往远低于理论期望值，且存 在电流崩塌、逆压电效应等可靠性问题，严重制约了在电力电子领域中的应用和发展。为 了解决以上问题，国内外研究者们提出了众多方法，而场板结构是其中效果最为显著、应用 最为广泛的一种。2000年美国UCSB的N. Q. Zhang等人首次将场板结构成功应用于GaN 基HEMT功率器件中，研制出交叠栅功率器件，饱和输出电流为500mA/mm，关态击穿电压可 达570V，这是当时所报道击穿电压最高的GaN器件，参见High breakdown GaN HEMT with overlapping gate structure, IEEE Electron Device Letters, Vol. 21, No. 9, pp. 421-42 3,2000。随后，各国研究机构纷纷展开了相关的研究工作，而美国和日本是该领域中的主要 领跑者。在美国，主要是UCSB、南卡大学、康奈尔大学以及著名的电力电子器件制造商IR 公司等从事该项研究。日本相对起步较晚，但他们对这方面的工作非常重视，资金投入力度 大，从事机构众多，包括：东芝、古河、松下、丰田和富士等大公司。随着研究的深入，研究者 们发现相应地增加场板长度，可以提高器件击穿电压。但场板长度的增加会使场板效率，即 击穿电压比场板长度，不断减小，也就是场板提高器件击穿电压的能力随着场板长度的增 加逐渐趋于饱和，参见Enhancement of breakdown voltage in AlGaN/GaN high electron mobility transistors using a field plate, IEEE Transactions on Electron Devices ，Vol. 48, No. 8, pp. 1515-1521，2001,以及 Development and characteristic analysis of a field-plated Al203/AlInN/GaN MOS HEMT, Chinese Physics B, Vol. 20, No. 1, pp. 017203 1-0172035,2011。因此，为了进一步提高器件击穿电压，同时兼顾场板效率，2004年UCSB的 H. L. Xing等人提出了一种双层场板结构，他们研制的双层栅场板GaN基HEMT器件可获得 高达900V的击穿电压，最大输出电流700mA/mm，参见High breakdown voltage AlGaN-GaN HEMTs achieved by multiple field plates, IEEE Electron Device Letters, Vol. 25, No. 4, pp. 161-163, 2004。而且这种双层场板结构已成为当前国际上用来改善GaN基功率器件击 穿特性，提高器件整体性能的主流场板技术。
[0004] 在实际应用中，研究者们还发现在电动汽车、功率管理系统、S类功率放大器等 许多【技术领域】中，往往需要功率器件具有很强的反向阻断，即反向关态，能力，也就是希望 器件在关态下具有很高的负的漏极击穿电压，即反向击穿电压。而通常的单层或双层场 板都是与栅极或源极相连，因此当器件漏极施加非常低的反向电压时，器件栅极便会正向 开启，并通过很大栅电流，从而导致器件失效。因此，为了改善功率器件的反向阻断能力， 2009年Eldad Bahat-Treidel等人提出了一种采用肖特基漏极的功率器件，参见AlGaN/ GaN HEMT With Integrated Recessed Schottky-Drain Protection Diode, IEEE Electron Device Letters，Vol.30，No.9，pp. 901-903, 2009。然而，肖特基漏极在提高器件反向阻 断特性方面的能力十分有限，因此为了更有效地改善功率器件的反向阻断能力，研究者们 将场板技术引入到了器件漏极，形成了漏场板结构。因此，为了兼顾功率器件的正向和反 向阻断能力，2005年Wataru Saito等人提出了一种采用源场板和漏场板的复合场板功率 器件，也就是源-漏复合场板功率器件，参见Design optimization of high breakdown voltage AlGaN-GaN power HEMT on an insulating substrate for R0NA_VB tradeoff characteristics, IEEE Transactions on Electron Devices, Vol. 52, No. 1, pp. 106-111, 2 005。 然而，由于单层的源场板和漏场板在提高器件击穿电压方面的能力仍然有限，因此将双 层场板结构与源-漏复合场板功率器件相结合，也就是采用双层场板结构的源场板和双层 场板结构的漏场板而构成源-漏复合双层场板功率器件，可以实现器件正向和反向击穿电 压的进一步提升，这具有较大的应用潜力。然而，双层场板HEMT功率器件的工艺复杂，制造 成本更高，每一层场板的制作都需要光刻、淀积金属、淀积钝化介质等工艺步骤。而且要优 化各层场板下介质材料厚度以实现击穿电压最大化，必须进行繁琐的工艺调试和优化，因 此大大增加了器件制造的难度，降低了器件的成品率。


【发明内容】

[0005] 本发明的目的在于克服上述已有技术的不足，提供一种结构简单、正向和反向击 穿电压高、场板效率高和可靠性高的基于T形栅-漏复合场板的异质结器件及其制作方法， 以减小器件制作难度，改善器件的正向击穿特性和反向击穿特性，提高器件成品率。
[0006] 为实现上述目的，本发明提供的器件结构采用GaN基宽禁带半导体材料构成的 异质结结构，自下而上包括：衬底、过渡层、势垒层、钝化层和保护层，势垒层的上面淀积有 源极、肖特基漏极及栅极，势垒层的侧面刻有台面，且台面深度大于势垒层厚度，其特征在 于：
[0007] 钝化层内刻有栅槽和漏槽，栅槽靠近栅极，漏槽靠近肖特基漏极；
[0008] 钝化层与保护层之间淀积有T形栅场板和T形漏场板；
[0009] 所述T形栅场板与栅极电气连接，且下端完全填充在栅槽内；
[0010] 所述T形漏场板与肖特基漏极电气连接，且下端完全填充在漏槽内。
[0011] 作为优选，所述的栅槽的深度Si与漏槽的深度s2相等，且均为0.43?11.4 iim， 栅槽的宽度匕与漏槽的宽度b2相等，且均为0. 81?10. 2 y m。
[0012] 作为优选，所述的栅槽的底部与势垒层之间的距离屯和漏槽的底部与势垒层之间 的距尚d 2相等，且均为0. 098?1. 74 u m。
[0013] 作为优选，所述的T形栅场板靠近肖特基漏极一侧边缘与栅槽靠近肖特基漏极一 侧边缘之间的距离q为0. 98?12. 2 ii m。
[0014] 作为优选，所述的T形漏场板靠近栅极一侧边缘与漏槽靠近栅极一侧边缘之间的 距离 c2 为 0? 98 ?12. 2 u m。
[0015] 作为优选，所述的T形栅场板靠近肖特基漏极一侧边缘与T形漏场板靠近栅极一 侧边缘之间的距离L为1?9 y m。
[0016] 作为优选，所述的栅槽靠近栅极一侧边缘与栅极靠近肖特基漏极一侧边缘之间的 距离和漏槽靠近肖特基漏极一侧边缘与肖特基漏极靠近栅极一侧边缘之间的距离a2相 等，栅槽靠近栅极一侧边缘与栅极靠近肖特基漏极一侧边缘之间的距离％为Sl X (屯)5，其 中Sl为栅槽的深度，屯为栅槽底部与势垒层之间的距离；漏槽靠近肖特基漏极一侧边缘与 肖特基漏极靠近栅极一侧边缘之间的距离a 2为s2X (d2)°_5,其中s2为漏槽的深度，d2为漏 槽底部与势垒层之间的距离。
[0017] 为实现上述目的，本发明制作基于T形栅-漏复合场板的异质结器件的方法，包括 如下过程：
[0018] 第一步，在衬底上外延GaN基宽禁带半导体材料，形成过渡层；
[0019] 第二步，在过渡层上外延GaN基宽禁带半导体材料，形成势垒层；
[0020] 第三步，在势垒层上第一次制作掩膜，利用该掩膜在势垒层的左端淀积金属，再在 N2气氛中进行快速热退火，制作源极；
[0021] 第四步，在势垒层上第二次制作掩膜，利用该掩膜在势垒层的右端淀积金属，制作 肖特基漏极；
[0022] 第五步，在势垒层上第三次制作掩膜，利用该掩膜在源极左侧与肖特基漏极右侧 的势垒层上进行刻蚀，且刻蚀区深度大于势垒层厚度，形成台面；
[0023] 第六步，在势垒层上第四次制作掩膜，利用该掩膜在源极与肖特基漏极之间的势 垒层上淀积金属，制作栅极；
[0024] 第七步，分别在源极上部、肖特基漏极上部、栅极上部及势垒层的其他区域上部淀 积钝化层；
[0025] 第八步，在钝化层上第五次制作掩膜，利用该掩膜在栅极与肖特基漏极之间的 钝化层内进行刻蚀，以制作相同深度与相同宽度的栅槽和漏槽，且栅槽靠近栅极，漏槽靠 近肖特基漏极，栅槽靠近栅极一侧边缘与栅极靠近肖特基漏极一侧边缘之间的距离为 SlX (d，5,其中Sl为栅槽的深度，屯为栅槽底部与势垒层之间的距离，漏槽靠近肖特基漏 极一侧边缘与肖特基漏极靠近栅极一侧边缘之间的距离a 2为s2X (d2)°_5,其中s2为漏槽的 深度，d2为漏槽底部与势垒层之间的距离；
[0026] 第九步，在钝化层上第六次制作掩膜，利用该掩膜在栅槽内、漏槽内以及栅极与肖 特基漏极之间的钝化层上淀积金属，所淀积金属完全填充栅槽和漏槽，以制作厚度相同的T 形栅场板和T形漏场板，并将T形栅场板与栅极电气连接，将T形漏场板与肖特基漏极电气 连接；
[0027] 第十步，在T形栅场板上部、T形漏场板上部和钝化层的其它区域上部淀积绝缘介 质材料，形成保护层，完成整个器件的制作。
[0028] 本发明器件与采用传统栅场板和漏场板的异质结器件比较具有以下优点：
[0029] 1.进一步提高了器件的正向和反向击穿电压。
[0030] 本发明由于采用T形栅场板结构，使器件在处于正向关态的工作状态时，势垒层 表面电势从栅极到肖特基漏极逐渐升高，从而增加了势垒层中耗尽区，即高阻区，的面积， 改善了耗尽区的分布，促使栅极与肖特基漏极之间势垒层中的耗尽区承担更大的正漏源电 压，从而大大提高了器件的正向击穿电压；而且本发明由于采用T形漏场板结构，使器件在 处于反向关态的工作状态时，势垒层表面电势从肖特基漏极到栅极逐渐升高，从而增加了 势垒层中耗尽区，即高阻区，的面积，改善了耗尽区的分布，促使栅极与肖特基漏极之间势 垒层中的耗尽区承担更大的负漏源电压，从而大大提高了器件的反向击穿电压。
[0031] 2.进一步减小了栅极泄漏电流，提高了器件在正向关态时可靠性。
[0032] 本发明由于采用T形栅场板结构，使器件在处于正向关态的工作状态时，器件势 垒层耗尽区中电场线的分布得到了更有效的调制，器件中栅极靠近肖特基漏极一侧边缘、 T形栅场板靠近肖特基漏极一侧边缘以及栅槽靠近肖特基漏极一侧边缘都会产生一个电 场峰值，而且通过调整T形栅场板下方的钝化层的厚度、栅槽深度和宽度、栅槽靠近栅极一 侧边缘与栅极靠近肖特基漏极一侧边缘之间的距离以及栅槽靠近肖特基漏极一侧边缘与 T形栅场板靠近肖特基漏极一侧边缘之间的距离，可以使得上述各个电场峰值相等且小于 GaN基宽禁带半导体材料的击穿电场，从而最大限度地减少了栅极靠近肖特基漏极一侧的 边缘所收集的电场线，有效地降低了该处的电场，大大减小了栅极泄漏电流，使得器件在正 向关态时的可靠性和击穿特性均得到了显著增强。
[0033] 3.进一步减小了栅极泄漏电流，提高了器件在反向关态时可靠性。
[0034] 本发明由于采用T形漏场板结构，使器件在处于反向关态的工作状态时，器件势 垒层耗尽区中电场线的分布也得到了更有效的调制，器件中肖特基漏极靠近栅极一侧边 缘、T形漏场板靠近栅极一侧边缘以及漏槽靠近栅极一侧边缘都会产生一个电场峰值，而且 通过调整T形漏场板下方的钝化层的厚度、漏槽深度和宽度、漏槽靠近肖特基漏极一侧边 缘与肖特基漏极靠近栅极一侧边缘之间的距离以及漏槽靠近栅极一侧边缘与T形漏场板 靠近栅极一侧边缘之间的距离，可以使得上述各个电场峰值相等且小于GaN基宽禁带半导 体材料的击穿电场，从而最大限度地减少了栅极靠近肖特基漏极一侧的边缘所收集的电场 线，有效地降低了该处的电场，大大减小了栅极泄漏电流，使得器件在反向关态时的可靠性 和击穿特性均得到了显著增强。
[0035] 4?工艺简单，易于实现，提高了成品率。
[0036] 本发明器件结构中T形栅场板和T形漏场板的制作只需一步工艺便可完成，避免 了传统的堆层场板结构所带来的工艺复杂化问题，大大提高了器件的成品率。
[0037] 仿真结果表明，本发明器件的正向击穿电压和反向击穿电压分别远远大于采用传 统栅场板和漏场板的异质结器件的正向击穿电压和反向击穿电压。
[0038] 以下结合附图和实施例进一步说明本发明的技术内容和效果。

【专利附图】

【附图说明】
[0039] 图1是采用传统栅场板和漏场板的异质结器件的结构图；
[0040] 图2是本发明基于T形栅-漏复合场板的异质结器件的结构图；
[0041] 图3是本发明基于T形栅-漏复合场板的异质结器件的制作流程图；
[0042] 图4是对传统器件及本发明器件仿真所得的正向关态时势垒层中电场曲线图；
[0043] 图5是对传统器件及本发明器件仿真所得的反向关态时势垒层中电场曲线图。

【具体实施方式】
[0044] 参照图2,本发明是基于GaN基宽禁带半导体异质结结构，其包括：衬底1、过渡层 2、势垒层3、源极4、肖特基漏极5、台面6、栅极7、钝化层8、栅槽9、漏槽10、T形栅场板11、 T形漏场板12与保护层13。衬底1、过渡层2与势垒层3为自下而上分布；源极4和肖特 基漏极5淀积在势垒层3上，栅极7淀积在源极4和肖特基漏极5之间的势垒层3上；台面 6制作在源极左侧与肖特基漏极右侧，该台面深度大于势垒层厚度；钝化层8分别覆盖在源 极上部、肖特基漏极上部、栅极上部及势垒层的其他区域上部；栅槽9和漏槽10位于栅极与 肖特基漏极之间的钝化层8内，栅槽靠近栅极，漏槽靠近肖特基漏极；栅槽与漏槽具有相同 深度和相同宽度，栅槽的深度Si与漏槽的深度s 2均为0. 43?11. 4 y m，栅槽的宽度h与漏 槽的宽度b2均为0. 81?10. 2 y m，栅槽底部和势垒层之间的距离屯与漏槽底部和势垒层 之间的距离d2相等，且均为0. 098?1. 74 y m ;栅槽靠近栅极一侧边缘与栅极靠近肖特基漏 极一侧边缘之间的距离％和漏槽靠近肖特基漏极一侧边缘与肖特基漏极靠近栅极一侧边 缘之间的距离a 2相等，栅槽靠近栅极一侧边缘与栅极靠近肖特基漏极一侧边缘之间的距离 为SlX (屯广5,其中Sl为栅槽的深度，屯为栅槽底部与势垒层之间的距离；漏槽靠近肖特 基漏极一侧边缘与肖特基漏极靠近栅极一侧边缘之间的距离a2为s2X (d2)°_5,其中s2为漏 槽的深度，d2为漏槽底部与势垒层之间的距离；T形栅场板11和T形漏场板12淀积在钝化 层8与保护层13之间，该T形栅场板与栅极7电气连接，且下端完全填充在栅槽9内，该T 形漏场板与肖特基漏极5电气连接，且下端完全填充在漏槽10内；T形栅场板靠近肖特基 漏极一侧边缘与栅槽靠近肖特基漏极一侧边缘之间的距离 Cl为0. 98?12. 2 y m，T形漏场 板靠近栅极一侧边缘与漏槽靠近栅极一侧边缘之间的距离c2为0. 98?12. 2 y m，T形栅场 板靠近肖特基漏极一侧边缘与T形漏场板靠近栅极一侧边缘之间的距离L为1?9 y m ;保 护层13分别覆盖T形栅场板11上部、T形漏场板12上部以及钝化层的其它区域上部。
[0045] 上述器件的衬底1采用蓝宝石或碳化硅或硅材料；过渡层2由若干层相同或不同 的GaN基宽禁带半导体材料组成，其厚度为1?5 y m ;势垒层3由若干层相同或不同的GaN 基宽禁带半导体材料组成，其厚度为5?50nm ;钝化层8和保护层13均采用Si02、SiN、 A1203、Sc 203、Hf02、Ti02中的任意一种或其它绝缘介质材料，钝化层的厚度为栅槽深度和栅 槽底部与势垒层之间的距离之和Si+di或漏槽的深度和漏槽底部与势垒层之间的距离之和 s 2+d2，其中Si+di与s2+d2相等，即0. 528?13. 14iim ;保护层的厚度为0. 51?7. 6iim ;T 形栅场板11和T形漏场板12均采用三层不同金属的组合构成，其厚度相同且均为0. 43? 11. 4 u m〇
[0046] 参照图3,本发明制作基于T形栅-漏复合场板的异质结器件的过程，给出如下三 种实施例：
[0047] 实施例一：制作衬底为蓝宝石，钝化层为A1203，保护层为SiN，T形栅场板和T形漏 场板为Ti/Mo/Au金属组合的基于T形栅-漏复合场板的异质结器件。
[0048] 步骤1.在蓝宝石衬底1上自下而上外延GaN材料制作过渡层2,如图3a。
[0049] 使用金属有机物化学气相淀积技术在蓝宝石衬底1上外延厚度为1 U m的未掺杂 过渡层2,该过渡层自下而上由厚度分别为30nm和0. 97 y m的GaN材料构成。外延下层GaN 材料采用的工艺条件为：温度为530°C，压强为45T〇rr，氢气流量为440〇 SCCm，氨气流量为 440〇SCCm，镓源流量为22 y mol/min ;外延上层GaN材料采用的工艺条件为：温度为960°C， 压强为45Torr，氢气流量为4400sccm，氨气流量为4400sccm，镓源流量为120iimol/min。
[0050] 步骤2.在GaN过渡层2上淀积未掺杂的Ala5Gaa5N制作势垒层3,如图3b。
[0051] 使用金属有机物化学气相淀积技术在GaN过渡层2上淀积厚度为5nm，且铝组分为 〇. 5的未掺杂Ala5Gaa5N势垒层3,其采用的工艺条件为：温度为980°C，压强为45T 〇rr，氢 气流量为4400sccm，氨气流量为4400sccm，镓源流量为35 ii mol/min，铝源流量为7 ii mol/ min〇
[0052] 步骤3.在势鱼层3的左端淀积金属Ti/Al/Ni/Au制作源极4,如图3c。
[0053] 在AlyGayN势垒层3上第一次制作掩膜，使用电子束蒸发技术在其左端淀积金 属，再在N 2气氛中进行快速热退火，制作源极4,其中所淀积的金属为Ti/Al/Ni/Au金属组 合，即自下而上分别为 Ti、Al、Ni 与 Au，其厚度为 0? 018 ii m/0. 135 ii m/0. 046 ii m/0. 052 ii m。 淀积金属采用的工艺条件为：真空度小于1. 8Xl(T3Pa，功率范围为200?1000W，蒸发速率 小于3A/s;快速热退火采用的工艺条件为：温度为850°C，时间为35s。
[0054] 步骤4.在势垒层3的右端淀积金属Ni/Au制作肖特基漏极5,如图3d。
[0055] 在Ala5Gaa5N势垒层3上第二次制作掩膜，使用电子束蒸发技术在其右端淀积金 属，制作肖特基漏极5,其中所淀积的金属为Ni/Au金属组合，即下层为Ni、上层为Au，其厚 度为0.04411111/0.2711111。淀积金属采用的工艺条件为 ：真空度小于1.8\101^，功率范围 为200?1000W，蒸发速率小于3A/s。
[0056] 步骤5.在源极左边与肖特基漏极右边的势垒层上进行刻蚀制作台面6,如图3e。
[0057] 在Ala5Gaa5N势垒层3上第三次制作掩膜，使用反应离子刻蚀技术在源极左边与 肖特基漏极右边的势垒层上进行刻蚀，形成台面6,刻蚀深度为10nm。刻蚀采用的工艺条件 为：(：1 2流量为15sccm，压强为lOmTorr，功率为100W。
[0058] 步骤6.在源极与肖特基漏极之间的势垒层上淀积金属Ni/Au制作栅极7,如图 3f〇
[0059] 在Ala5Gaa5N势垒层上第四次制作掩膜，使用电子束蒸发技术在源极与肖特基漏 极之间的势垒层上淀积金属，制作栅极7,其中所淀积的金属为Ni/Au金属组合，即下层 为Ni、上层为Au，其厚度为0. 044 y m/0. 27 y m。淀积金属采用的工艺条件为：真空度小于 1.8X10_3Pa，功率范围为200?1000W，蒸发速率小于3A/s。
[0060] 步骤7.在源极上部、肖特基漏极上部、栅极上部以及势垒层的其他区域上部淀积 钝化层8,如图3g。
[0061] 使用原子层淀积技术分别覆盖源极上部、肖特基漏极上部、栅极上部以及势垒层 的其他区域上部，完成淀积厚度为0. 528 i! m的A1203钝化层8。淀积钝化层采用的工艺条 件为：以TMA和H20为反应源，载气为N 2，载气流量为20〇SCCm，衬底温度为300°C，气压为 700Pa〇
[0062] 步骤8.在栅极7与肖特基漏极5之间的钝化层内进行刻蚀制作栅槽9和漏槽10， 如图3h。
[0063] 在钝化层8上第五次制作掩膜，使用反应离子刻蚀技术在栅极7与肖特基漏极5 之间的钝化层内进行刻蚀，以制作相同深度、相同宽度的栅槽9和漏槽10,栅槽靠近栅极， 漏槽靠近肖特基漏极，栅槽与漏槽的深度均为〇. 43 y m，宽度均为0. 81 y m，栅槽的底部和 漏槽的底部与势垒层之间的距离均为0.098 ym，栅槽靠近栅极一侧边缘与栅极靠近肖特基 漏极一侧边缘之间的距离和漏槽靠近肖特基漏极一侧边缘与肖特基漏极靠近栅极一侧边 缘之间的距离均为0. 135 y m。刻蚀采用的工艺条件为：CF4流量为45SCCm，02流量为5 SCCm， 压强为15mTorr，功率为250W。
[0064] 步骤9.在栅槽9内、漏槽10内以及栅极7与肖特基漏极5之间的钝化层上淀积 金属Ti/Mo/Au制作T形栅场板11和T形漏场板12,如图3i。
[0065] 在钝化层8上第六次制作掩膜，使用电子束蒸发技术在栅槽9内、漏槽10内以及 栅极7和肖特基漏极5之间的钝化层上淀积金属形成T形栅场板11和T形漏场板12,并将 T形栅场板与栅极电气连接，将T形漏场板与肖特基漏极电气连接。所淀积的金属为Ti/Mo/ Au金属组合，即下层为Ti、中层为Mo、上层为Au，其厚度为0. 18iim/0. 16iim/0. 09iim。其中 所淀积金属要完全填充栅槽9和漏槽10, T形栅场板靠近肖特基漏极一侧边缘与栅槽靠近 肖特基漏极一侧边缘之间的距离为〇. 98 y m，T形漏场板靠近栅极一侧边缘与漏槽靠近栅 极一侧边缘之间的距离为0. 98 y m，T形栅场板靠近肖特基漏极一侧边缘与T形漏场板靠近 栅极一侧边缘之间的距离为1 U m。淀积金属采用的工艺条件为：真空度小于1. 8X l(T3Pa， 功率范围为200?1000W，蒸发速率小于3A/s。
[0066] 步骤10.在T形栅场板11上部、T形漏场板12上部和钝化层8的其它区域上部 淀积SiN制作保护层13,如图3j。
[0067] 使用等离子体增强化学气相淀积技术在T形栅场板11上部、T形漏场板12上部 和钝化层8的其它区域上部淀积SiN形成保护层13,其厚度为0. 51 y m，从而完成整个器件 的制作，淀积保护层采用的工艺条件为：气体为NH3、N2及SiH4，气体流量分别为2. 5SCCm、 950sccm和250sccm，温度、RF功率和压强分别为300°C、25W和950mTorr。
[0068] 实施例二：制作衬底为碳化硅，钝化层为SiN，保护层为Si02, T形栅场板和T形漏 场板为Ti/Ni/Au金属组合的基于T形栅-漏复合场板的异质结器件。
[0069] 步骤一.在碳化硅衬底1上自下而上外延A1N与GaN材料制作过渡层2,如图3a。
[0070] 1. 1)使用金属有机物化学气相淀积技术在碳化硅衬底1上外延厚度为50nm 的未掺杂A1N材料；其外延的工艺条件为：温度为1000°C，压强为45T 〇rr，氢气流量为 4600sccm，氨气流量为4600sccm，错源流量为5iimol/min ;
[0071] 1. 2)使用金属有机物化学气相淀积技术在A1N材料上外延厚度为2. 45 y m的GaN 材料，完成过渡层2的制作；其外延的工艺条件为：温度为1000°C，压强为45T〇rr，氢气流 量为4600sccm，氨气流量为4600sccm，镓源流量为120iimol/min。
[0072] 本步骤的外延不局限于金属有机物化学气相淀积技术，也可以采用分子束外延技 术或氢化物气相外延技术。
[0073] 步骤二.在过渡层2上自下而上外延Al(l.3Ga(l.7N和GaN材料制作势垒层3,如图 3b 〇
[0074] 2. 1)使用金属有机物化学气相淀积技术在过渡层2上淀积厚度为27nm、铝组分为 0. 3的AluGa^N材料；其外延的工艺条件为：温度为1KKTC，压强为45T〇rr，氢气流量为 4600sccm，氨气流量为4600sccm，镓源流量为16 y mol/min，错源流量为8 y mol/min ;
[0075] 2. 2)使用金属有机物化学气相淀积技术在AlQ.3GaQ.7N材料上外延厚度为3nm的 GaN材料，完成势垒层3的制作；其外延的工艺条件为：温度为1200°C，压强为40Torr，氢气 流量为4100sccm，氨气流量为4100sccm，镓源流量为11 y mol/min。
[0076] 本步骤的外延不局限于金属有机物化学气相淀积技术，也可以采用分子束外延技 术或氢化物气相外延技术。
[0077] 步骤三.在势鱼层3的左端淀积金属Ti/Al/Ni/Au制作源极4,如图3c。
[0078] 3. 1)在势垒层3上第一次制作掩膜，使用电子束蒸发技术在其左端淀积金属， 其中所淀积的金属为Ti/Al/Ni/Au金属组合，即自下而上分别为Ti、Al、Ni与Au，其厚度 为0. 018iim/0. 135iim/0. 046iim/0. 052iim。淀积金属采用的工艺条件为：真空度小于 1.8X10_3Pa，功率范围为200?1000W，蒸发速率小于3A/s;
[0079] 3. 2)在N2气氛中进行快速热退火，完成源极4的制作，快速热退火采用的工艺条 件为：温度为850°C，时间为35s。
[0080] 本步骤的金属淀积不局限于电子束蒸发技术，也可以采用溅射技术。
[0081] 步骤四.在势垒层3的右端淀积金属Ni/Au制作肖特基漏极5,如图3d。
[0082] 在势垒层3上第二次制作掩膜，使用电子束蒸发技术在其右端淀积金属，制作 肖特基漏极5,其中所淀积的金属为Ni/Au金属组合，即下层为Ni、上层为Au，其厚度为 0.044iim/0.27iim。淀积金属采用的工艺条件为：真空度小于1.8Xl(T 3Pa，功率范围为 200?1000W，蒸发速率小于3A/s。
[0083] 本步骤的金属淀积不局限于电子束蒸发技术，也可以采用溅射技术。
[0084] 步骤五.在源极左边与肖特基漏极右边的势垒层上进行刻蚀制作台面6,如图3e。
[0085] 在势垒层3上第三次制作掩膜，使用反应离子刻蚀技术在源极左边与肖特基漏极 右边的势垒层上进行刻蚀，形成台面6,刻蚀深度为100nm。刻蚀采用的工艺条件为：(：1 2流 量为15sccm，压强为lOmTorr，功率为100W。
[0086] 本步骤的刻蚀不局限于反应离子刻蚀技术，也可以采用溅射技术或等离子体刻蚀 技术。
[0087] 步骤六.在源极与肖特基漏极之间的势垒层上淀积金属Ni/Au制作栅极7,如图 3f〇
[0088] 在势垒层上第四次制作掩膜，使用电子束蒸发技术在源极与肖特基漏极之间的势 垒层上淀积金属，制作栅极7,其中所淀积的金属为Ni/Au金属组合，即下层为Ni、上层为 Au，其厚度为0. 044 y m/0. 27 y m，淀积金属采用的工艺条件为：真空度小于1. 8 X l(T3Pa，功 率范围为200?1000W，蒸发速率小于3A/s。
[0089] 本步骤的金属淀积不局限于电子束蒸发技术，也可以采用溅射技术。
[0090] 步骤七.在源极上部、肖特基漏极上部、栅极上部以及势垒层的其他区域上部淀 积钝化层8,如图3g。
[0091] 使用等离子体增强化学气相淀积技术分别覆盖源极上部、肖特基漏极上部、栅极 上部以及势垒层的其他区域上部，完成淀积厚度为6. 3 的SiN钝化层8 ;其采用的工艺 条件为：气体为NH3、N2及SiH4，气体流量分别为2. 5sccm、950sccm和250sccm，温度、RF功 率和压强分别为300°C、25W和950mTorr。
[0092] 本步骤的钝化层的淀积不局限于等离子体增强化学气相淀积技术，也可以采用蒸 发技术或原子层淀积技术或溉射技术或分子束外延技术。
[0093] 步骤八.在栅极7与肖特基漏极5之间的钝化层内进行刻蚀制作栅槽9和漏槽 10,如图3h。
[0094] 在钝化层8上第五次制作掩膜，使用反应离子刻蚀技术在栅极7与肖特基漏极5 之间的钝化层内进行刻蚀，以制作相同深度、相同宽度的栅槽9和漏槽10,栅槽靠近栅极， 漏槽靠近肖特基漏极，栅槽与漏槽的深度均为5.8 iim，宽度均为5.4 iim，栅槽的底部和漏 槽的底部与势垒层之间的距离均为〇. 5 y m，栅槽靠近栅极一侧边缘与栅极靠近肖特基漏极 一侧边缘之间的距离和漏槽靠近肖特基漏极一侧边缘与肖特基漏极靠近栅极一侧边缘之 间的距离均为4. 101 y m。刻蚀采用的工艺条件为：CF4流量为45SCCm，02流量为5 SCCm，压 强为15mTorr，功率为250W。
[0095] 本步骤的刻蚀不局限于反应离子刻蚀技术，也可以采用溅射技术或等离子体刻蚀 技术。
[0096] 步骤九.在栅槽9内、漏槽10内以及栅极7和肖特基漏极5之间的钝化层上淀积 金属Ti/Ni/Au制作T形栅场板11和T形漏场板12,如图3i。
[0097] 在钝化层8上第六次制作掩膜，使用电子束蒸发技术在栅槽9内、漏槽10内以及 栅极7和肖特基漏极5之间的钝化层上淀积金属形成T形栅场板11和T形漏场板12,并将 T形栅场板与栅极电气连接，将T形漏场板与肖特基漏极电气连接。所淀积的金属为Ti/Ni/ Au金属组合，即下层为Ti、中层为Ni、上层为Au，其厚度为2. 9 y m/2. 4 y m/0. 5 y m。其中所 淀积金属要完全填充栅槽9和漏槽10, T形栅场板靠近肖特基漏极一侧边缘与栅槽靠近肖 特基漏极一侧边缘之间的距离为7. 9 y m，T形漏场板靠近栅极一侧边缘与漏槽靠近栅极一 侧边缘之间的距离为7. 9 y m，T形栅场板靠近肖特基漏极一侧边缘与T形漏场板靠近栅极 一侧边缘之间的距离为6. 8 iim。淀积金属采用的工艺条件为：真空度小于1. 8 Xl(T3Pa，功 率范围为200?1000W，蒸发速率小于3A/S。
[0098] 本步骤的金属淀积不局限于电子束蒸发技术，也可以采用溅射技术。
[0099] 步骤十.在T形栅场板11上部、T形漏场板12上部和钝化层8的其它区域上部 淀积Si0 2制作保护层13,如图3j。
[0100] 使用等离子体增强化学气相淀积技术在T形栅场板11上部、T形漏场板12上部 和钝化层8的其它区域上部淀积Si0 2形成保护层13,其厚度为4. 3 y m，从而完成整个器件 的制作，其采用的工艺条件为：N20流量为85〇SCCm，SiH 4流量为20〇SCCm，温度为250°C，RF 功率为25W，压强为llOOmTorr。
[0101] 本步骤的保护层的淀积不局限于等离子体增强化学气相淀积技术，也可以采用蒸 发技术或原子层淀积技术或溉射技术或分子束外延技术。
[0102] 实施例三：制作衬底为硅，钝化层为Si02，保护层为SiN，T形栅场板和T形漏场板 为Ti/Pt/Au金属组合的基于T形栅-漏复合场板的异质结器件。
[0103] 步骤A.在硅衬底1上自下而上外延A1N与GaN材料制作过渡层2,如图3a。
[0104] A1)使用金属有机物化学气相淀积技术在温度为800°C，压强为40Torr，氢气流量 为4000sccm，氨气流量为4000sccm，铝源流量为25 ii mol/min的工艺条件下，在硅衬底1上 外延厚度为200nm的A1N材料；
[0105] A2)使用金属有机物化学气相淀积技术在温度为980°C，压强为45Torr，氢气流量 为4000sccm，氨气流量为4000sccm，镓源流量为120 ii mol/min的工艺条件下，在A1N材料 上外延厚度为4. 8 y m的GaN材料，完成过渡层2的制作。
[0106] 步骤B.在过渡层上自下而上淀积八1(|.16&(|. !^与GaN材料制作势垒层3,如图3b。
[0107] B1)使用金属有机物化学气相淀积技术在温度为1000°C，压强为40Torr，氢气流 量为4000sccm，氨气流量为4000sccm，镓源流量为12iimol/min，错源流量为12iimol/min 的工艺条件下，在过渡层2上外延厚度为46nm、铝组分为0. 1的AlaiGaa9N材料；
[0108] B2)使用金属有机物化学气相淀积技术在温度为1000°C，压强为40Torr，氢气流 量为4000sccm，氨气流量为4000sccm，镓源流量为3 y mol/min的工艺条件下，在Ala iGa^N 材料上外延厚度为4nm的GaN材料，完成势垒层3的制作。
[0109] 步骤C.在势鱼层3的左端淀积金属Ti/Al/Ni/Au制作源极4,如图3c。
[0110] Cl)在势鱼层3上第一次制作掩膜，使用电子束蒸发技术在真空度小于 1. 8X10_3Pa，功率范围为200?1000W，蒸发速率小于3A/s的工艺条件下，在其左端淀积金 属，其中所淀积的金属为Ti/Al/Ni/Au金属组合，即自下而上分别为Ti、Al、Ni与Au，其厚 度为 0? 018 u m/0. 135 u m/0. 046 u m/0. 052 u m ;
[0111] C2)在队气氛，温度为850°C，时间为35s的工艺条件下进行快速热退火，完成源 极4的制作。
[0112] 步骤D.在势垒层3的右端淀积金属Ni/Au制作肖特基漏极5,如图3d。
[0113] 在势垒层3上第二次制作掩膜，使用电子束蒸发技术在真空度小于1. 8 X l(T3Pa， 功率范围为200?1000W，蒸发速率小于3A/s的工艺条件下，在势垒层3的右端淀积金属， 制作肖特基漏极5,其中所淀积的金属为Ni/Au金属组合，即下层为Ni、上层为Au，其厚度为 0. 044 u m/0. 27 u m〇
[0114] 步骤E.在源极左边与肖特基漏极右边的势垒层上进行刻蚀制作台面6,如图3e。
[0115] 在势垒层3上第三次制作掩膜，使用反应离子刻蚀技术在Cl2流量为15s CCm，压强 为lOmTorr，功率为100W的工艺条件下，源极左边与肖特基漏极右边的势垒层上进行刻蚀， 形成台面6,刻蚀深度为200nm。
[0116] 步骤F.在源极与肖特基漏极之间的势垒层上淀积金属Ni/Au制作栅极7,如图 3f〇
[0117] 在势垒层上第四次制作掩膜，使用电子束蒸发技术在真空度小于1. 8 X l(T3Pa，功 率范围为200?1000W，蒸发速率小于3A/s的工艺条件下，在源极与肖特基漏极之间的势垒 层上淀积金属，制作栅极7,其中所淀积的金属为Ni/Au金属组合，即下层为Ni、上层为Au， 其厚度为 〇? 044 i! m/0. 27 i! m。
[0118] 步骤G.在源极上部、肖特基漏极上部、栅极上部以及势垒层的其他区域上部淀积 钝化层8,如图3g。
[0119] 使用等离子体增强化学气相淀积技术在气体为N20及SiH4，气体流量分别为 850sccm和200sccm，温度为250°C，RF功率25W，压强为llOOmTorr的工艺条件下，在源极 上部、肖特基漏极上部、栅极上部以及势垒层的其他区域上部淀积厚度为13. 14 y m的Si02 钝化层8。
[0120] 步骤H.在栅极7与肖特基漏极5之间的钝化层内进行刻蚀制作栅槽9和漏槽10， 如图3h。
[0121] 在钝化层8上第五次制作掩膜，使用反应离子刻蚀技术在CF4流量为45s CCm，02流 量为5SCCm，压强为15mTorr，功率为250W的工艺条件下，在栅极7与肖特基漏极5之间的 钝化层内进行刻蚀，以制作相同深度、相同宽度的栅槽9和漏槽10,栅槽靠近栅极，漏槽靠 近肖特基漏极，栅槽与漏槽的深度均为11.4 iim，宽度均为10. 2 iim，栅槽的底部和漏槽的 底部与势垒层之间的距离均为1. 74 y m，栅槽靠近栅极一侧边缘与栅极靠近肖特基漏极一 侧边缘之间的距离和漏槽靠近肖特基漏极一侧边缘与肖特基漏极靠近栅极一侧边缘之间 的距离均为15. 038 u m。
[0122] 步骤I.在栅槽9内、漏槽10内以及栅极7和肖特基漏极5之间的钝化层上淀积 金属Ti/Pt/Au制作T形栅场板11和T形漏场板12,如图3i。
[0123] 在钝化层8上第六次制作掩膜，使用电子束蒸发技术在真空度小于1. 8 Xl(T3Pa， 功率范围为200?1000W，蒸发速率小于3A/S的工艺条件下，在栅槽9内、漏槽10内以及栅 极7与肖特基漏极5之间的钝化层上淀积金属形成T形栅场板11和T形漏场板12,并将T 形栅场板与栅极电气连接，将T形漏场板与肖特基漏极电气连接。所淀积的金属为Ti/Pt/ Au金属组合，即下层为Ti、中层为Pt、上层为Au，其厚度为5. 8 y m/4. 7 y m/0. 9 y m。其中所 淀积金属要完全填充栅槽9和漏槽10, T形栅场板靠近肖特基漏极一侧边缘与栅槽靠近肖 特基漏极一侧边缘之间的距离为12.2 ym，T形漏场板靠近栅极一侧边缘与漏槽靠近栅极 一侧边缘之间的距离为12. 2 y m，T形栅场板靠近肖特基漏极一侧边缘与T形漏场板靠近栅 极一侧边缘之间的距离为9 y m。
[0124] 步骤J.在T形栅场板11上部、T形漏场板12上部和钝化层8的其它区域上部淀 积SiN制作保护层13,如图3j。
[0125] 使用等离子体增强化学气相淀积技术在气体为NH3、N2及SiH 4，气体流量分别为 2. 5sccm、950sccm和250sccm，温度、RF功率和压强分别为300°C、25W和950mTorr的工艺 条件下，在T形栅场板11上部、T形漏场板12上部和钝化层8的其它区域上部淀积SiN制 作保护层13,其厚度为7. 6 ym，从而完成整个器件的制作。
[0126] 本发明的效果可通过以下仿真进一步说明。
[0127] 仿真1 :在肖特基漏极加正压的情况下，对采用传统栅场板和漏场板的异质结器 件与本发明器件的势垒层中电场进行仿真，结果如图4,其中传统栅场板有效长度U与本发 明T形栅场板有效总长度相等。
[0128] 由图4可以看出：在肖特基漏极加正压的情况下，采用传统栅场板和漏场板的异 质结器件在势垒层中的电场曲线只形成了 2个近似相等的电场峰值，其在势垒层中的电场 曲线所覆盖的面积很小，而本发明器件在势垒层中的电场曲线形成了 3个近似相等的电场 峰值，使得本发明器件在势垒层中的电场曲线所覆盖的面积大大增加，由于在势垒层中的 电场曲线所覆盖的面积近似等于器件的正向击穿电压，说明本发明器件的正向击穿电压远 远大于采用传统栅场板和漏场板的异质结器件的正向击穿电压。
[0129] 仿真2 :在肖特基漏极加负压的情况下，对采用传统栅场板和漏场板的异质结器 件与本发明器件的势垒层中电场进行仿真，结果如图5,其中传统漏场板有效长度L 2与本发 明T形漏场板有效总长度相等。
[0130] 由图5可以看出：在肖特基漏极加负压的情况下，采用传统栅场板和漏场板的异 质结器件在势垒层中的电场曲线只形成了 2个近似相等的电场峰值，其在势垒层中的电场 曲线所覆盖的面积很小，而本发明器件在势垒层中的电场曲线形成了 3个近似相等的电场 峰值，使得本发明器件在势垒层中的电场曲线所覆盖的面积大大增加，由于在势垒层中的 电场曲线所覆盖的面积近似等于器件的反向击穿电压，说明本发明器件的反向击穿电压远 远大于采用传统栅场板和漏场板的异质结器件的反向击穿电压。
[0131] 对于本领域的专业人员来说，在了解了本
【发明内容】
和原理后，能够在不背离本发 明的原理和范围的情况下，根据本发明的方法进行形式和细节上的各种修正和改变，但是 这些基于本发明的修正和改变仍在本发明的权利要求保护范围之内。
【权利要求】
1. 一种基于T形栅-漏复合场板的异质结器件，自下而上包括：衬底（1)、过渡层（2)、 势垒层（3)、钝化层（8)和保护层（13)，势垒层的上面淀积有源极（4)、肖特基漏极（5)及栅 极（7)，势垒层的侧面刻有台面￠)，且台面深度大于势垒层厚度，其特征在于： 钝化层⑶内刻有栅槽（9)和漏槽（10); 钝化层（8)与保护层（13)之间淀积有T形栅场板（11)和T形漏场板（12); 所述T形栅场板（11)与栅极（7)电气连接，且下端完全填充在栅槽（9)内； 所述T形漏场板（12)与肖特基漏极（5)电气连接，且下端完全填充在漏槽（10)内。
2. 根据权利要求1所述的基于T形栅-漏复合场板的异质结器件，其特征在于栅 槽靠近栅极，漏槽靠近肖特基漏极，栅槽的深度Sl与漏槽的深度s2相等，且均为0. 43? 11. 4 y m，栅槽的宽度h与漏槽的宽度b2相等，且均为0. 81?10. 2 y m ;栅槽的底部与势垒 层之间的距离屯和漏槽的底部与势垒层之间的距离d2相等，且均为0. 098?1. 74 y m。
3. 根据权利要求1所述的基于T形栅-漏复合场板的异质结器件，其特征在于T形栅 场板靠近肖特基漏极一侧边缘与栅槽靠近肖特基漏极一侧边缘之间的距离Cl为0. 98? 12. 2 y m ;T形漏场板靠近栅极一侧边缘与漏槽靠近栅极一侧边缘之间的距离c2为0. 98? 12. 2 y m ;所述的T形栅场板靠近肖特基漏极一侧边缘与T形漏场板靠近栅极一侧边缘之间 的距离L为1?9 u m。
4. 根据权利要求1所述的基于T形栅-漏复合场板的异质结器件，其特征在于栅槽靠 近栅极一侧边缘与栅极靠近肖特基漏极一侧边缘之间的距离％和漏槽靠近肖特基漏极一 侧边缘与肖特基漏极靠近栅极一侧边缘之间的距离&相等，栅槽靠近栅极一侧边缘与栅极 靠近肖特基漏极一侧边缘之间的距离ai为SlX (屯广5,其中Sl为栅槽的深度，屯为栅槽底 部与势垒层之间的距离；漏槽靠近肖特基漏极一侧边缘与肖特基漏极靠近栅极一侧边缘之 间的距离a2为s2X (d2)°_5,其中s2为漏槽的深度，d2为漏槽底部与势垒层之间的距离。
5. 根据权利要求1所述的基于T形栅-漏复合场板的异质结器件，其特征在于衬底（1) 采用蓝宝石或碳化硅或硅材料。
6. -种制作基于T形栅-漏复合场板的异质结器件的方法，包括如下步骤： 第一步，在衬底（1)上外延GaN基宽禁带半导体材料，形成过渡层（2); 第二步，在过渡层上外延GaN基宽禁带半导体材料，形成势垒层（3); 第三步，在势垒层上第一次制作掩膜，利用该掩膜在势垒层的左端淀积金属，再在N2气 氛中进行快速热退火，制作源极（4); 第四步，在势垒层上第二次制作掩膜，利用该掩膜在势垒层的右端淀积金属，制作肖特 基漏极（5); 第五步，在势垒层上第三次制作掩膜，利用该掩膜在源极左侧与肖特基漏极右侧的势 垒层（3)上进行刻蚀，且刻蚀区深度大于势垒层厚度，形成台面（6); 第六步，在势垒层上第四次制作掩膜，利用该掩膜在源极与肖特基漏极之间的势垒层 上淀积金属，制作栅极（7); 第七步，分别在源极（4)上部、肖特基漏极（5)上部、栅极（7)上部及势垒层的其他区 域上部淀积钝化层（8); 第八步，在钝化层上第五次制作掩膜，利用该掩膜在栅极（7)与肖特基漏极（5)之间的 钝化层内进行刻蚀，以制作相同深度与相同宽度的栅槽（9)和漏槽（10)，且栅槽靠近栅极， 漏槽靠近肖特基漏极，栅槽靠近栅极一侧边缘与栅极靠近肖特基漏极一侧边缘之间的距离 为Six (屯广5,其中Sl为栅槽的深度，屯为栅槽底部与势垒层之间的距离，漏槽靠近肖特 基漏极一侧边缘与肖特基漏极靠近栅极一侧边缘之间的距离a2为s2X (d2)°_5,其中s2为漏 槽的深度，d2为漏槽底部与势垒层之间的距离； 第九步，在钝化层上第六次制作掩膜，利用该掩膜在栅槽（9)内、漏槽（10)内以及栅极 与肖特基漏极之间的钝化层（8)上淀积金属，所淀积金属完全填充栅槽（9)和漏槽（10)，以 制作厚度相同的T形栅场板（11)和T形漏场板（12)，并将T形栅场板与栅极电气连接，将 T形漏场板与肖特基漏极电气连接； 第十步，在T形栅场板上部、T形漏场板上部和钝化层的其它区域上部淀积绝缘介质材 料，形成保护层（13)，完成整个器件的制作。
7. 根据权利要求6所述的方法，其特征在于第九步中在栅槽（9)内、漏槽（10)内以及 栅极和肖特基漏极之间的钝化层（8)上淀积的金属，采用三层金属组合Ti/Mo/Au，即下层 为Ti、中层为Mo、上层为Au，其厚度为0? 18?5. 8 ii m/0. 16?4. 7 ii m/0. 09?0? 9 ii m。
8. 根据权利要求6所述的方法，其特征在于第九步中在栅槽（9)内、漏槽（10)内以及 栅极和肖特基漏极之间的钝化层（8)上淀积的金属，采用三层金属组合Ti/Ni/Au，即下层 为Ti、中层为Ni、上层为Au，其厚度为0? 18?5. 8iim/0. 16?4. 7iim/0. 09?0? 9iim。
9. 根据权利要求6所述的方法，其特征在于第九步中在栅槽（9)内、漏槽（10)内以 及栅极和肖特基漏极之间的钝化层（8)上淀积的金属，进一步采用三层金属组合Ti/Pt/ Au，即下层为Ti、中层为Pt、上层为Au，其厚度为0. 18?5. 8iim/0. 16?4. 7iim/0. 09? 0? 9 u m〇
【文档编号】H01L29/778GK104409493SQ201410658903
【公开日】2015年3月11日 申请日期:2014年11月18日 优先权日:2014年11月18日
【发明者】毛维, 佘伟波, 葛安奎, 杨翠, 马京立, 郝跃 申请人:西安电子科技大学