阵列基板及其制作方法、显示装置制造方法
【专利摘要】本发明提供了一种阵列基板及其制作方法、显示装置，属于显示【技术领域】。其中，阵列基板，包括形成在基板上的多条扫描线及多条数据线，所述多条扫描线及所述多条数据线相互交错定义出多个像素单元且在所述像素单元内形成有薄膜晶体管，从靠近扫描线电压源到远离扫描线电压源的方向上，第N+M个薄膜晶体管的沟道宽长比大于第N个薄膜晶体管的沟道宽长比，N、M均为大于1的整数。本发明的技术方案在驱动管的压降方向设计大的宽长比的薄膜晶体管来提高饱和区驱动电流，能够解决驱动管的Vdd降低导致的OLED显示面板发光亮度降低的问题。
【专利说明】阵列基板及其制作方法、显示装置
【技术领域】
[0001] 本发明设及显示【技术领域】，特别是指一种阵列基板及其制作方法、显示装置。
【背景技术】
[0002] 随着平板显示技术的发展，平板显示装置朝着大尺寸、高解析度W及低成本的方 向发展。随着显示面板尺寸的增大，阻抗效应的影响也越来越大。
[0003] 为解决该个问题，低电阻材料如化金属被引进来降低走线电阻，然而，对于 OLED(X)rganic Li曲t-Emitting Diode,有机发光二极管）显示面板来说，即使使用化金属 来制作走线，如图1所示，用来传输Vdd电压的Vdd走线仍存在阻抗，因此仍然存在走线阻 抗导致驱动管的Vdd不断衰减的问题。而氧化物薄膜晶体管的输出特性由于SD(源电极 和漏电极）接触电阻的存在，会导致饱和区电流在低电压饱和、高电压不饱和。因此，由于 薄膜晶体管的驱动电流随不断衰减的驱动管的Vdd降低，发光层的亮度也会随之降低，大 面积显示面板就会存在从信号输入端开始亮度逐渐降低的问题，影响了显示面板的显示效 果。
【发明内容】
[0004] 本发明要解决的技术问题是提供一种阵列基板及其制作方法、显示装置，在驱动 管的压降方向设计大的宽长比的薄膜晶体管来提高饱和区驱动电流，能够解决驱动管的 Vdd降低导致的0L邸显示面板发光亮度降低的问题。
[0005] 为解决上述技术问题，本发明的实施例提供技术方案如下：
[0006] 一方面，提供一种阵列基板，包括形成在基板上的多条扫描线及多条数据线，所述 多条扫描线及所述多条数据线相互交错定义出多个像素单元且在所述像素单元内形成有 薄膜晶体管，从靠近扫描线电压源到远离扫描线电压源的方向上，第N+M个薄膜晶体管的 沟道宽长比大于第N个薄膜晶体管的沟道宽长比，N、M均为大于1的整数。
[0007] 进一步地，所述阵列基板划分为多个按列排布的区域，每一区域内所有薄膜晶体 管的沟道宽长比相等，从靠近扫描线电压源到远离扫描线电压源的方向上，每一区域内薄 膜晶体管的沟道宽长比大于上一区域内薄膜晶体管的沟道宽长比。
[000引进一步地，每一区域包括一列或多列薄膜晶体管。
[0009] 进一步地，所述阵列基板包括栅电极、源电极、漏电极、半导体有源层，还包括位于 源电极、漏电极与所述半导体有源层之间的刻蚀阻挡层，所述刻蚀阻挡层覆盖所述半导体 有源层的中屯、区域，其中，从靠近扫描线电压源到远离扫描线电压源的方向上，第N+M个薄 膜晶体管的刻蚀阻挡层的尺寸大于第N个薄膜晶体管的刻蚀阻挡层的尺寸。
[0010] 进一步地，从靠近扫描线电压源到远离扫描线电压源的方向上，第N+M个薄膜晶 体管的源电极和漏电极之间的距离小于第N个薄膜晶体管的源电极和漏电极之间的距离。
[0011] 本发明实施例还提供了一种显示装置，包括上述的阵列基板。
[0012] 本发明实施例还提供了一种阵列基板的制作方法，包括在基板上形成多条扫描线 及多条数据线，所述多条扫描线及所述多条数据线相互交错定义出多个像素单元，并在所 述像素单元内形成薄膜晶体管，从靠近扫描线电压源到远离扫描线电压源的方向上，形成 沟道宽长比大于第N个薄膜晶体管的沟道宽长比的第N+M个薄膜晶体管，N、M均为大于1 的整数。
[0013] 进一步地，所述阵列基板划分为多个按列排布的区域，所述制作方法具体包括：
[0014] 在每一区域内形成沟道宽长比相等的薄膜晶体管，并在从靠近扫描线电压源到远 离扫描线电压源的方向上，形成沟道宽长比大于上一区域内薄膜晶体管的沟道宽长比的薄 膜晶体管。
[0015] 进一步地，所述制作方法包括：
[0016] 形成半导体有源层；
[0017] 形成位于所述半导体有源层上的刻蚀阻挡层，所述刻蚀阻挡层覆盖所述半导体有 源层的中屯、区域，其中，第N+M个薄膜晶体管的刻蚀阻挡层的尺寸大于第N个薄膜晶体管的 刻蚀阻挡层的尺寸。
[0018] 进一步地，所述制作方法包括：
[0019] 形成薄膜晶体管的源电极和漏电极，其中，从靠近扫描线电压源到远离扫描线电 压源的方向上，第N+M个薄膜晶体管的源电极和漏电极之间的距离小于第N个薄膜晶体管 的源电极和漏电极之间的距离。
[0020] 本发明的实施例具有W下有益效果：
[0021] 上述方案中，从靠近扫描线电压源到远离扫描线电压源的方向上，阵列基板的第 N+M个薄膜晶体管的沟道宽长比大于第N个薄膜晶体管的沟道宽长比，N、M均为大于1的 整数，即沿驱动管的压降方向，设计大的宽长比的薄膜晶体管来提高饱和区驱动电流，补偿 Vdd降低导致的OL邸显示面板发光亮度降低，减少阵列基板电流的不均匀性，进而减少显 示面板亮度的不均匀性，提升显示面板的显示效果。
【专利附图】
【附图说明】
[0022] 图1为Vdd走线的阻抗示意图；
[0023] 图2为本发明实施例阵列基板的平面示意图；
[0024] 图3为本发明实施例在衬底基板上形成栅金属层的图形后的示意图；
[0025] 图4为本发明实施例形成栅绝缘层后的示意图；
[0026] 图5为本发明实施例形成刻蚀阻挡层的图形后的示意图；
[0027] 图6为本发明实施例形成有源层的图形后的示意图；
[002引图7为本发明实施例形成源漏金属层的图形后的示意图；
[0029] 图8为本发明实施例形成纯化层的图形后的示意图；
[0030] 图9为本发明实施例形成像素电极后的示意图。
[0031] 附图标记
[0032] 1基板 2栅金属层 3栅绝缘层4有源层
[0033] 5刻蚀阻挡层6源漏金属层 7纯化层 8像素电极
【具体实施方式】
[0034] 为使本发明的实施例要解决的技术问题、技术方案和优点更加清楚，下面将结合 附图及具体实施例进行详细描述。
[0035] 本发明的实施例提供一种阵列基板及其制作方法、显示装置，在驱动管的压降方 向设计大的宽长比的薄膜晶体管来提高饱和区驱动电流，能够解决驱动管的Vdd降低导致 的OLED显示面板发光亮度降低的问题。
[0036] 实施例一
[0037] 本实施例提供了一种阵列基板，包括形成在基板上的多条扫描线及多条数据线， 所述多条扫描线及所述多条数据线相互交错定义出多个像素单元且在所述像素单元内形 成有薄膜晶体管，其中，从靠近扫描线电压源到远离扫描线电压源的方向上，第N+M个薄膜 晶体管的沟道宽长比大于第N个薄膜晶体管的沟道宽长比，N、M均为大于1的整数。
[0038] 薄膜晶体管的充电电流的大小与薄膜晶体管充电沟道的沟道宽长比W/L成正比， W代表沟道宽度，L表示沟道长度，因此，可W通过提高薄膜晶体管的沟道宽长比来提升薄 膜晶体管的充电电流，图2所示的示意图中，从靠近扫描线电压源到远离扫描线电压源的 方向上，即沿驱动管的压降方向，依次分布有TFT(薄膜晶体管）1、TFT2、TFT3、TFT4、TFT5 和TFT6,其中TFT6的沟道宽长比〉TFT5的沟道宽长比〉TFT4的沟道宽长比〉TFT3的沟道宽 长比〉TFT2的沟道宽长比〉TFT1的沟道宽长比。
[0039] 具体地，可W将阵列基板划分为多个按列排布的区域，每一区域内所有薄膜晶体 管的沟道宽长比相等，从靠近扫描线电压源到远离扫描线电压源的方向上，每一区域内薄 膜晶体管的沟道宽长比大于上一区域内薄膜晶体管的沟道宽长比。
[0040] 其中，每一区域可W包括一列或多列薄膜晶体管。
[0041] 所述阵列基板包括栅电极、源电极、漏电极、半导体有源层，还包括位于源电极、漏 电极与所述半导体有源层之间的刻蚀阻挡层，所述刻蚀阻挡层覆盖所述半导体有源层的中 屯、区域，薄膜晶体管的沟道宽长比W/L中的W为刻蚀阻挡层的尺寸，L为薄膜晶体管的源 电极和漏电极之间的距离，可W通过调整刻蚀阻挡层的尺寸来调整薄膜晶体管的沟道宽长 比，具体地，从靠近扫描线电压源到远离扫描线电压源的方向上，第N+M个薄膜晶体管的刻 蚀阻挡层的尺寸大于第N个薄膜晶体管的刻蚀阻挡层的尺寸。
[0042] 进一步地，还可W通过调整薄膜晶体管的源电极和漏电极之间的距离来调整薄膜 晶体管的沟道宽长比，具体地，从靠近扫描线电压源到远离扫描线电压源的方向上，第N+M 个薄膜晶体管的源电极和漏电极之间的距离小于第N个薄膜晶体管的源电极和漏电极之 间的距离。
[0043] 本实施例从靠近扫描线电压源到远离扫描线电压源的方向上，阵列基板的第N+M 个薄膜晶体管的沟道宽长比大于第N个薄膜晶体管的沟道宽长比，N、M均为大于1的整数， 即沿驱动管的压降方向，设计大的宽长比的薄膜晶体管来提高饱和区驱动电流，补偿Vdd 降低导致的OL邸显示面板发光亮度降低，减少阵列基板电流的不均匀性，进而减少显示面 板亮度的不均匀性，提升显示面板的显示效果。
[0044] 实施例二
[0045] 本发明实施例还提供了一种显示装置，包括上述的阵列基板。其中，阵列基板的结 构W及工作原理同上述实施例，在此不再寶述。另外，显示装置其他部分的结构可W参考现 有技术，对此本文不再详细描述。该显示装置可W为；液晶面板、OL邸面板、电子纸、液晶电 视、液晶显示器、数码相框、手机、平板电脑等具有任何显示功能的产品或部件。
[0046] 实施例=
[0047] 本实施例还提供了一种阵列基板的制作方法，包括在基板上形成多条扫描线及多 条数据线，所述多条扫描线及所述多条数据线相互交错定义出多个像素单元，并在所述像 素单元内形成薄膜晶体管，其中，从靠近扫描线电压源到远离扫描线电压源的方向上，形成 沟道宽长比大于第N个薄膜晶体管的沟道宽长比的第N+M个薄膜晶体管。
[0048] 薄膜晶体管的充电电流的大小与薄膜晶体管充电沟道的沟道宽长比W/L成正比， W代表沟道宽度，L表示沟道长度，因此，可W通过提高薄膜晶体管的沟道宽长比来提升薄 膜晶体管的充电电流。
[0049] 具体地，可朗尋所述阵列基板划分为多个按列排布的区域，所述制作方法包括： [0化0] 在每一区域内形成沟道宽长比相等的薄膜晶体管，并在从靠近扫描线电压源到远 离扫描线电压源的方向上，形成沟道宽长比大于上一区域内薄膜晶体管的沟道宽长比的薄 膜晶体管。
[0051] 薄膜晶体管的沟道宽长比为W/L中的W为刻蚀阻挡层的尺寸，L为薄膜晶体管的 源电极和漏电极之间的距离，可W通过调整刻蚀阻挡层的尺寸来调整薄膜晶体管的沟道宽 长比，所述制作方法包括：
[0化2] 形成半导体有源层；
[0053] 形成位于所述半导体有源层上的刻蚀阻挡层，所述刻蚀阻挡层覆盖所述半导体有 源层的中屯、区域，其中，第N+M个薄膜晶体管的刻蚀阻挡层的尺寸大于第N个薄膜晶体管的 刻蚀阻挡层的尺寸。
[0化4] 进一步地，还可W通过调整薄膜晶体管的源电极和漏电极之间的距离来调整薄膜 晶体管的沟道宽长比，所述制作方法包括：
[0055] 形成薄膜晶体管的源电极和漏电极，其中，从靠近扫描线电压源到远离扫描线电 压源的方向上，第N+M个薄膜晶体管的源电极和漏电极之间的距离小于第N个薄膜晶体管 的源电极和漏电极之间的距离。
[0056] 本实施例从靠近扫描线电压源到远离扫描线电压源的方向上，制作的阵列基板的 第N+M个薄膜晶体管的沟道宽长比大于第N个薄膜晶体管的沟道宽长比，N、M均为大于1 的整数，即沿驱动管的压降方向，设计大的宽长比的薄膜晶体管来提高饱和区驱动电流，补 偿Vdd降低导致的OL邸显示面板发光亮度降低，减少阵列基板电流的不均匀性，进而减少 显示面板亮度的不均匀性，提升显示面板的显示效果。
[0化7] 实施例四
[005引本实施例的阵列基板的制作方法包括W下步骤：
[0059] 步骤1 ;如图3所示，提供一衬底基板1，在衬底基板1上形成由栅金属层2组成的 包括栅电极、栅线和公共电极线的图形；
[0060] 其中，衬底基板1可为玻璃基板、石英基板、聚酷亚胺基板或娃基板。具体地，可W 采用瓣射或热蒸发的方法在衬底基板1上沉积一层厚度为2500-化OOOA的栅金属层2,栅 金属层2可W是化，A1，Ag，Mo,化，Nd，Ni，Mn，Ti，化，W等金属W及该些金属的合金，栅金 属层2可W为单层结构或者多层结构，多层结构比如化\Mo, Ti\^\Ti，Mo\Al\Mo等。在栅 金属层2上涂覆一层光刻胶，采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留 区域和光刻胶保留区域，其中，光刻胶保留区域对应于公共电极线、栅线和栅电极的图形所 在区域，光刻胶未保留区域对应于上述图形W外的区域；进行显影处理，光刻胶未保留区域 的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；通过刻蚀工艺完全刻蚀掉 光刻胶未保留区域的栅金属层2,剥离剩余的光刻胶，形成公共电极线、栅线和栅电极的图 形。
[0061] 步骤2 ;如图4所示，在经过步骤1的衬底基板1上形成栅绝缘层3 ;
[0062] 具体地，可W采用常压化学气相沉积、低压化学气相沉积、等离子体增强化学气相 沉积（PECVD)或瓣射方法，在经过步骤1的衬底基板1上沉积厚度约为2000-6000A的栅 绝缘层3,其中，栅绝缘层3材料可W选用氧化物、氮化物或者氮氧化物，栅绝缘层3可W为 单层、双层或多层结构。具体地，栅绝缘层3可W是Si化、SiOx、Si(ON)x、Al2〇3、HfA、Zi〇2、 Ti02、Y2O3、La2〇3或化 2〇5等。
[006引步骤3 ;如图5所示，在经过步骤2的衬底基板1上形成有源层4的图形；
[0064] 具体地，在经过步骤2的衬底基板1上采用磁控瓣射、热蒸发或其它成膜方法沉 积一层厚度约为20-1000A的氧化物半导体层，氧化物半导体层可W选用非晶iGZ〇、iTZ〇、 ZTO、ZIO、IGO、AZTO、HIZO、InSiO、化0、Ti〇2、SnO、CdSnO或其他金属氧化物半导体材料。在 氧化物半导体层上涂覆光刻胶，进行曝光、显影，刻蚀氧化物半导体层，并剥离光刻胶，形成 由氧化物半导体层组成的有源层4的图形。
[00化]步骤4 ;如图6所示，在经过步骤3的衬底基板1上形成刻蚀阻挡层5的图形；
[0066] 具体地，可W在经过步骤3的衬底基板1上采用热生长、常压化学气相沉积、低压 化学气相沉积、磁控瓣射、PECVD或其它成膜方法沉积厚度为400-5000A的刻蚀阻挡层5， 其中，刻蚀阻挡层5材料可W选用氧化物、氮化物或氮氧化物，具体地，刻蚀阻挡层5可W 是Si化，Si化或Si (0N)x。刻蚀阻挡层5可W是单层结构，也可W是采用氮化娃和氧化娃 构成的两层结构。在刻蚀阻挡层5上涂敷一层光刻胶；采用掩膜板对光刻胶进行曝光，使光 刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于刻蚀阻挡层5 的图形所在区域，光刻胶未保留区域对应于上述图形W外的区域；进行显影处理，光刻胶未 保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；通过刻蚀工艺完 全刻蚀掉光刻胶未保留区域的刻蚀阻挡层材料，剥离剩余的光刻胶，形成刻蚀阻挡层5的 图形，刻蚀阻挡层5的图形包括对应薄膜晶体管的源电极、漏电极、栅电极W及沟道区的接 触孔，刻蚀阻挡层5可W为对称结构也可W为不对称结构。
[0067] 具体地，可W将显示面板划分为多个测试区，按照不同测试点、不同测试电压（比 如8V和10V)和不同测试亮暗区分别测试，根据测试结果来确定对应薄膜晶体管的沟道宽 长比，薄膜晶体管的沟道宽长比的计算方法为；将测试亮度与扫描线电压源处的像素亮度 (无阻抗效应）比较，估算出测试点薄膜晶体管沟道宽长比相对于扫描线电压源处薄膜晶 体管沟道宽长比的比率，调整薄膜晶体管刻蚀阻挡层的尺寸来调整薄膜晶体管沟道宽长比 的大小，W使得该处的显示亮度接近扫描线电压源处的像素亮度。本实施例中制作刻蚀阻 挡层5的掩膜板包括对应刻蚀阻挡层5的图形的不透光区域和除不透光区域之外的透光 区域，其中，从靠近扫描线电压源到远离扫描线电压源的方向上，不透光区域的尺寸逐渐增 大，采用该掩膜板制作的刻蚀阻挡层5的图形，从靠近扫描线电压源到远离扫描线电压源 的方向上，第N+M个薄膜晶体管的刻蚀阻挡层的尺寸大于第N个薄膜晶体管的刻蚀阻挡层 的尺寸，N、M均为大于1的整数。
[0068] 步骤5 ;如图7所示，在经过步骤4的衬底基板1上形成数据线、源电极、漏电极的 图形；
[0069] 具体地，可W在经过步骤4的衬底基板1上采用磁控瓣射、热蒸发或其它成膜方法 沉积一层厚度约为2000-6000A的源漏金属层6,源漏金属层6可W是化，A1，Ag，Mo,化， Nd，Ni，Mn，Ti，化，W等金属W及该些金属的合金。源漏金属层6可W是单层结构或者多层 结构，多层结构比如Cu\Mo, TiV：u\Ti，Mo\Al\Mo等。在源漏金属层6上涂覆一层光刻胶， 采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中， 光刻胶保留区域对应于源电极、漏电极和数据线的图形所在区域，光刻胶未保留区域对应 于上述图形W外的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保 留区域的光刻胶厚度保持不变；通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的源漏金属层 6,剥离剩余的光刻胶，形成数据线、源电极、漏电极的图形。
[0070] 步骤6 ;如图8所示，在经过步骤5的衬底基板1上形成纯化层7的图形；
[0071] 具体地，可W在经过步骤5的衬底基板1上采用常压化学气相沉积、低压化学气相 沉积、磁控瓣射、热蒸发、PECVD或其它成膜方法沉积厚度为400-5000A的纯化层7,其中， 纯化层7材料可W选用氧化物、氮化物或氮氧化物，具体地，纯化层7可W是Si化，Si化或 Si (0N)x。纯化层7可W是单层结构，也可W是采用氮化娃和氧化娃构成的两层结构。
[0072] 在纯化层7上涂敷一层光刻胶；采用掩膜板对光刻胶进行曝光，使光刻胶形成光 刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于纯化层7的图形所在区 域，光刻胶未保留区域对应于上述图形W外的区域；进行显影处理，光刻胶未保留区域的光 刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；通过刻蚀工艺完全刻蚀掉光刻 胶未保留区域的纯化层材料，剥离剩余的光刻胶，形成包括纯化层过孔的纯化层7的图形。 [007引步骤7 ;如图9所示，在经过步骤6的衬底基板1上形成像素电极8 ;
[0074] 具体地，可W在经过步骤6的衬底基板1上采用磁控瓣射、热蒸发或其它成膜方法 沉积一层厚度约为20-1000A的透明导电层，透明导电层可W选用IT0或IZ0。在透明导电 层上涂覆光刻胶，进行曝光、显影，刻蚀透明导电层，并剥离光刻胶，形成由透明导电层组成 的像素电极8的图形，像素电极8通过纯化层过孔与漏电极连接。
[0075] 步骤8 ;对经过步骤1-7的衬底基板1在真空、氮气或氧气环境中进行退火，退火 温度可W在120-450°C之间，退火时间为0. 5小时-3小时。
[0076] 经过上述步骤1 -8即可制成本实施例的阵列基板，如图8所示，本实施例的阵列基 板中，从靠近扫描线电压源到远离扫描线电压源的方向上，薄膜晶体管11的刻蚀阻挡层的 尺寸大于薄膜晶体管10的刻蚀阻挡层的尺寸，该样可W使得薄膜晶体管11的沟道宽长比 大于薄膜晶体管10的沟道宽长比，即沿驱动管的压降方向，设计大的宽长比的薄膜晶体管 来提高饱和区驱动电流，补偿Vdd降低导致的0L邸显示面板发光亮度降低，减少阵列基板 电流的不均匀性，进而减少显示面板亮度的不均匀性，提升显示面板的显示效果。
[0077] 实施例五
[007引本实施例在实施例四的基础上，除改变刻蚀阻挡层的尺寸之后，还改变薄膜晶体 管的源电极和漏电极之间的距离。具体地，可W将显示面板划分为多个测试区，按照不同测 试点、不同测试电压（比如8V和10V)和不同测试亮暗区分别测试，根据测试结果来确定对 应薄膜晶体管的沟道宽长比，薄膜晶体管的沟道宽长比的计算方法为：将测试亮度与扫描 线电压源处的像素亮度（无阻抗效应）比较，估算出测试点薄膜晶体管沟道宽长比相对于 扫描线电压源处薄膜晶体管沟道宽长比的比率，调整薄膜晶体管刻蚀阻挡层的尺寸、源电 极和漏电极之间的距离来调整薄膜晶体管的沟道宽长比的大小，使得该处的显示亮度接近 扫描线电压源处的像素亮度。具体地，可W改变制作刻蚀阻挡层、源电极和漏电极的掩膜 板，具体地，设及改变刻蚀阻挡层、源电极和漏电极对应的不透光区域的大小和相对位置， W达到改变薄膜晶体管刻蚀阻挡层的尺寸、源电极和漏电极之间的距离的目的。
[0079] W上所述是本发明的优选实施方式，应当指出，对于本【技术领域】的普通技术人员 来说，在不脱离本发明所述原理的前提下，还可W作出若干改进和润饰，该些改进和润饰也 应视为本发明的保护范围。
【权利要求】
1. 一种阵列基板，包括形成在基板上的多条扫描线及多条数据线，所述多条扫描线及 所述多条数据线相互交错定义出多个像素单元且在所述像素单元内形成有薄膜晶体管，其 特征在于，从靠近扫描线电压源到远离扫描线电压源的方向上，第N+M个薄膜晶体管的沟 道宽长比大于第N个薄膜晶体管的沟道宽长比，N、M均为大于1的整数。
2. 根据权利要求1所述的阵列基板，其特征在于，所述阵列基板划分为多个按列排布 的区域，每一区域内所有薄膜晶体管的沟道宽长比相等，从靠近扫描线电压源到远离扫描 线电压源的方向上，每一区域内薄膜晶体管的沟道宽长比大于上一区域内薄膜晶体管的沟 道宽长比。
3. 根据权利要求2所述的阵列基板，其特征在于，每一区域包括一列或多列薄膜晶体 管。
4. 根据权利要求2所述的阵列基板，其特征在于，所述阵列基板包括栅电极、源电极、 漏电极、半导体有源层，还包括位于源电极、漏电极与所述半导体有源层之间的刻蚀阻挡 层，所述刻蚀阻挡层覆盖所述半导体有源层的中屯、区域，其中，从靠近扫描线电压源到远离 扫描线电压源的方向上，第N+M个薄膜晶体管的刻蚀阻挡层的尺寸大于第N个薄膜晶体管 的刻蚀阻挡层的尺寸。
5. 根据权利要求2或4所述的阵列基板，其特征在于，从靠近扫描线电压源到远离扫描 线电压源的方向上，第N+M个薄膜晶体管的源电极和漏电极之间的距离小于第N个薄膜晶 体管的源电极和漏电极之间的距离。
6. -种显示装置，其特征在于，包括如权利要求1-5中任一项所述的阵列基板。
7. -种阵列基板的制作方法，包括在基板上形成多条扫描线及多条数据线，所述多条 扫描线及所述多条数据线相互交错定义出多个像素单元，并在所述像素单元内形成薄膜晶 体管，其特征在于，从靠近扫描线电压源到远离扫描线电压源的方向上，形成沟道宽长比大 于第N个薄膜晶体管的沟道宽长比的第N+M个薄膜晶体管，N、M均为大于1的整数。
8. 根据权利要求7所述的阵列基板的制作方法，其特征在于，所述阵列基板划分为多 个按列排布的区域，所述制作方法具体包括： 在每一区域内形成沟道宽长比相等的薄膜晶体管，并在从靠近扫描线电压源到远离扫 描线电压源的方向上，形成沟道宽长比大于上一区域内薄膜晶体管的沟道宽长比的薄膜晶 体管。
9. 根据权利要求8所述的阵列基板的制作方法，其特征在于，所述制作方法包括： 形成半导体有源层； 形成位于所述半导体有源层上的刻蚀阻挡层，所述刻蚀阻挡层覆盖所述半导体有源层 的中屯、区域，其中，第N+M个薄膜晶体管的刻蚀阻挡层的尺寸大于第N个薄膜晶体管的刻蚀 阻挡层的尺寸。
10. 根据权利要求8或9所述的阵列基板的制作方法，其特征在于，所述制作方法包 括： 形成薄膜晶体管的源电极和漏电极，其中，从靠近扫描线电压源到远离扫描线电压源 的方向上，第N+M个薄膜晶体管的源电极和漏电极之间的距离小于第N个薄膜晶体管的源 电极和漏电极之间的距离。
【文档编号】H01L21/336GK104465669SQ201410737839
【公开日】2015年3月25日 申请日期:2014年12月4日 优先权日:2014年12月4日
【发明者】刘晓娣, 盖翠丽, 王刚 申请人:京东方科技集团股份有限公司