一种小型化表面黏着型二极体封装元件及其制法
【专利摘要】本发明公开一种小型化表面黏着型二极体封装元件及其制法，使用底面设有一正电极及一负电极的二极体晶粒，且以线路板取代现有导线架进行封装及运用光耦合元件(CCD)影像定位技术进行植晶及固晶，不但制程简单及成本低帘，且适用于制成愈来愈小型化的电子元件外，还解决及突破小型化二极体晶粒使用导线架进行封装所导致的安装精度问题，所制成的小型化表面黏着型(SMD)二极体封装元件，可稳定表现小型化二极体晶粒的原有特性，没有失真或失效的问题。
【专利说明】-种小型化表面黏着型二极体封装元件及其制法
【技术领域】
[0001] 本发明设及一种表面黏着型二极体封装元件，尤指一种使用线路板取代习知导线 架进行封装的小型化表面黏着型二极体封装元件及其制法。
【背景技术】
[0002] 现有技术中的1C或半导体封装元件（下文泛称电子元件），在封装制程中必须使 用导线架固定1C或半导体晶片（下文泛称半导体晶粒），而且半导体晶粒与导线架间必须 使用铅锡膏联结金线或铜线形成电性联结，再使用环氧树脂（或称封装胶）进行封胶。
[0003] 完成封装后，导线架一方面成为半导体晶粒的导电内电极，另一方面也从电子元 件两端（或底部）延伸出来而形成外引脚（或接触点），进而成为电子元件连结在印刷电路 板上的外电极，W成就将半导体晶粒的内部功能传输至外部衔接的电路板。
[0004] 据此，导线架是半导体晶粒在封装制程中完成封装的关键性元件，要封装不同型 式、不同功能或/及不同用途的半导体晶粒，就需要使用及设计不同形式的导线架进行封 装。
[000引为因应1C制程技术微小化的趋势，电子资讯产品已走向轻薄短小，电子元件尺寸 愈来愈小型化，连带影响电子元件连结在印刷电路板上的技术，也从插件式演进成表面黏 着式（W下简称SMD)。W使用PN型二极体晶粒制成的小型化SMD电子元件而言，如果仍旧 承袭现有导线架的封装模式，在封装制程中，除有不易将小型化二极体晶粒准确安装到导 线架上的缺点外，也经常发生安装失误偏离固定位置，导致有安装精度上的问题，更导致封 装后的小型化电子元件的使用特性易失真、甚至失效。
[0006] 所W，现有技术中的导线架封装方式，已不适用且不利于对小型化二极体晶粒进 行封装。
【发明内容】
[0007] 有鉴于此，为改进SMD电子元件的现有封装制程，本发明揭露一种小型化表面黏 着型（SMD)二极体封装元件的新颖制法，尤其是使用线路板取代现有导线架进行封装，且 应用感光禪合元件（CCD)影像定位技术将小型化二极体晶粒精确定位到线路板上，可解决 及突破小型化二极体晶粒使用导线架进行封装所导致的安装精度问题，而且，所制成的小 型化表面黏着型（SMD)二极体封装元件，可稳定表现小型化二极体晶粒的原有特性，没有 失真或失效的问题，适用于制成愈来愈小型化的电子元件。
[000引本发明的二极体晶粒，优选的基本构造，是底面设有一正电极及一负电极的二极 体晶粒，或是于顶面再设有一正电极及/或一负电极的二极体晶粒。
[0009] 本发明的小型化SMD二极体封装元件，优选是只使用单颗二极体晶粒，且制成长 度（L)介于0. 4?1. 0mm、宽度（W)介于0. 2?0. 5mm及厚度（T)介于0. 2?0. 5mm的晶片 型二极体封装元件。
[0010] 作为优选实施例，第一种小型化SMD二极体封装元件的结构特征，包括：
[0011] -颗二极体晶粒，其底面设有一正电极及一负电极；
[0012] 一片底部线路板，其板面上设有两个线路电极，且与所述二极体晶粒底面的正电 极及负电极分别构成电性连接；
[0013] 一个封胶体，与所述底部线路板构成一体化结构，将所述二极体晶粒及所述两个 线路电极包裹在内，并且保持所述两个线路电极的一端各自延伸到该封胶体的其中一侧端 面表面；及
[0014] 两个外端电极，各自包覆于由所述封胶体及所述底部线路板共同构成一体化结构 的其中一侧端面，且与所对应的线路电极构成电性连接。
[0015] 作为优选实施例，第二种小型化SMD二极体封装元件的结构特征，具备第一种小 型化SMD二极体封装元件的基本构造外，再于所述封胶体的上面进一步包括一片上盖板， 其中，所述外端电极各自包覆于由所述上盖板、所述封胶体及所述底部线路板=者共同构 成一体化结构的其中一侧端面，且与所对应的线路电极构成电性连接。
[0016] 作为优选实施例，第=种或第四种小型化SMD二极体封装元件的结构特征，类同 第一种小型化SMD二极体封装元件的基本构造，使用底面设有一正电极及一负电极、且顶 面设有一正电极及/或一负电极的二极体晶粒取代，且进一步包括一片顶部线路板，W陶 瓷板、塑胶板、复合材料板或具散热特性的散热板制成于其板面上设有一个或两个线路电 极，且与其对应的所述二极体晶粒顶面的正电极及/或负电极构成电性连接；其中，所述外 端电极各自包覆于由所述顶部线路板、所述封胶体及所述底部线路板=者共同构成一体化 结构的其中一侧端面，且所述封胶体包裹所述二极体晶粒及所述底部线路板及所述顶部线 路板的线路电极在内，并且保持每个所述线路电极的一端延伸到该封胶体的其中一侧端面 表面与所对应的外端电极构成电性连接。
[0017] 本发明的另一种小型化SMD二极体封装元件，是使用两颗或两颗W上二极体晶粒 形成阵列布置，再使用单颗二极体晶粒的封装结构进行封装外，且制成长度（L)介于1.0? 2. 4mm、宽度（W)介于0.5?1.0mm且厚度讯介于0.4?0.8mm的阵列型二极体封装元件。
[0018] 本发明的另一主要目的在于提供一种小型化表面黏着型二极体封装元件的制法， 不使用含铅锡膏的有铅制程，且适用于制成不具外引脚的小型化SMD二极体封装元件。
[0019] 本发明的小型化表面黏着型二极体封装元件的制法，应用于制成所述第一种或第 二种小型化SMD二极体封装元件时，包括W下步骤：
[0020] 1)预制底面设有一正电极及一负电极的二极体晶粒；
[0021] 2)预制板面设有薄膜或厚膜线路阵列的底部线路板；
[0022] 3)对所述底部线路板的每个薄膜或厚膜线路的两端印上、沾上或点上无铅导电 膏；
[0023] 4) W所述底部线路板的薄膜或厚膜线路阵列中的既相邻又间隔的两个薄膜或厚 膜线路的端部作为预定连接端点，通过无铅导电膏的联结，运用CCD影像定位将所述二极 体晶粒的正电极及负电极连接到所述底部线路板的预定连接端点；
[0024] 5)对完成固晶的底部线路板表面实施整面绝缘材料封装；
[0025] 6)视需要与否，选择性进行此步骤：对所述绝缘材料的固化表面涂布一层黏着层 再覆盖上一片上盖板；
[0026] 7)取得切割后拥有两个预留线路电极的二极体封装元件半成品；
[0027] 8) W涂布、沾银或薄膜制程，对二极体封装元件半成品的两侧端部制作与所对应 的线路电极分别构成电性连接的外端电极，W制得所述小型化表面黏着型二极体封装元 件。
[002引本发明的小型化表面黏着型二极体封装元件的制法，应用于制成所述第=种或第 四种小型化SMD二极体封装元件时，包括W下步骤：
[0029] 1)预制底面设有一正电极及一负电极、且顶面设有一正电极及/或一负电极的二 极体晶粒；
[0030] 2)预制板面设有薄膜或厚膜线路阵列的底部线路板及顶部线路板；
[0031] 3)对所述底部线路板的每个薄膜或厚膜线路的两端印上、沾上或点上无铅导电 膏；
[0032] 4) W所述底部线路板的薄膜或厚膜线路阵列中的既相邻又间隔的两个薄膜或厚 膜线路的端部作为预定连接端点，通过无铅导电膏的联结，运用CCD影像定位将所述二极 体晶粒底面的正电极及负电极连接到所述底部线路板的预定连接端点；
[0033] 5)对所述二极体晶粒顶面的正电极及/或负电极印上、沾上或点上无铅导电膏；
[0034] 6)对所述顶部线路板的薄膜或厚膜线路阵列中的每个薄膜或厚膜线路选定预定 连接端点，通过步骤5)的无铅导电膏的联结，将所述顶部线路板的预定连接端点连接到与 其对应的所述二极体晶粒顶面的正电极及/或负电极；
[0035] 7)对完成固晶且介于所述底部线路板及所述顶部线路板之间的空间实施绝缘材 料封装；
[0036] 8)取得切割后拥有S个或四个预留线路电极的二极体封装元件半成品；
[0037] 9) W涂布、沾银或薄膜制程，对二极体封装元件半成品的两侧端部制作与所对应 的线路电极分别构成电性连接的外端电极，W制得所述小型化表面黏着型二极体封装元 件。
[003引作为优选实施例，所述二极体晶粒选自瞬态电压抑制二极体晶粒（TVS Diode die)、萧基特二极体晶粒（Schottky Diodes die)、开关二极体晶粒（Switch Diode die)、 齐纳二极晶粒体狂ener Diode die)或整流二极体晶粒化ectifiers Diode die)的其中 一种。
[0039] 作为优选实施例，所述晶片型二极体封装元件或所述阵列型二极体封装元件，为 瞬态电压抑制二极体、萧基特二极体、开关二极体、齐纳二极体或整流二极体的其中一种。
[0040] 作为优选实施例，所述封胶体为陶瓷材料或塑胶材料。
[0041] 作为优选实施例，所述底部线路板及顶部线路板是W陶瓷板、塑胶板、复合材料板 或具散热特性的散热板制成，
[0042] 作为优选实施例，所述外端电极的材料为银（Ag)、金（Au)、铜（化)、镶（Ni)、钮 (Pd)或销（Pt)单一或两种W上成分或其金属合金，且W涂布、沾覆、蒸锻薄膜或瓣锻薄膜 制程制成。
[0043] 本发明的晶片型或阵列型二极体封装元件及其制法，具有W下有益效果：
[0044] 1.与现有技术中的封装制程不同，不使用现有导线架进行封装，节省成本及制程 简单；
[0045] 2.在封装制程中，首创使用底面设有一正电极及一负电极的二极体晶粒，且使用 (底部）线路板取代现有导线架进行封装；
[0046] 3.运用CCD影像定位技术进行植晶及固晶，可解决及突破小型化二极体晶粒使用 导线架进行封装所导致的安装精度问题，且适用于制成愈来愈小型化的电子元件。
【专利附图】
【附图说明】
[0047] 图1为本发明的晶片型二极体封装元件放大图。
[0048] 图2为本发明的阵列型二极体封装元件放大图。
[0049] 图3为本发明的晶片型或阵列型二极体封装元件在封装制程中使用底部线路板 取代现有导线架进行二极体晶粒封装前的电极电性连接示意图。
[0化0] 图4为本发明的第一种或第二种晶片型或阵列型二极体封装元件的制造流程图。 [0化1] 图5为本发明的第一种晶片型或阵列型二极体封装元件在制程中从半成品到成 品的剖面说明图。
[0化2] 图6为本发明的第二种晶片型或阵列型二极体封装元件在制程中从半成品到成 品的剖面说明图。
[0化3] 图7为本发明的第S种或第四种晶片型或阵列型二极体封装元件的制造流程图。
[0054] 图8为本发明的第S种晶片型或阵列型二极体封装元件在制程中从半成品到成 品的剖面说明图。
[0055] 图9为本发明的第四种晶片型或阵列型二极体封装元件在制程中从半成品到成 品的剖面说明图。
[0056] 附图标记说明：
[0化7] 10二极体封装元件或晶片型二极体封装元件
[0化引 20阵列型二极体封装元件
[0059] 30二极体晶粒
[0060] 31下电极
[0061] 32上电极
[0062] 40无铅导电膏
[006引 45黏着层
[0064] 50底部线路板
[0065] 53上盖板
[0066] 55薄膜或厚膜线路
[0067] 56a、56b 线路电极
[0068] 60顶部线路板
[0069] 65薄膜或厚膜线路
[0070] 66a、66b 线路电极
[0071] 70绝缘材料
[0072] 73切割线
[0073] 75封胶体
[0074] 80a外端电极 [00巧]8化外端电极
【具体实施方式】
[0076] 本发明的小型化表面黏着型（SMD)二极体封装元件，特点在于不使用现有导线 架，也没有从导线架延伸出来的外引脚，且具备半导体二极体特性。为简洁说明，本发明的 小型化SMD二极体封装元件，下文将简称为二极体封装元件。
[0077] 如图1及图5所示，本发明的第一种二极体封装元件10,两端具有外端电极，其基 本构造，包括单颗二极体晶粒30、一片底部线路板50、两个线路电极56a及56b、一个封胶体 75及两个外端电极80a及80b。
[007引其中，所述二极体晶粒30的底面，设有两个下电极31，分别构成所述二极体晶粒 30进行电性连接的正、负电极；所述线路电极56a及5化是对应所述二极体晶粒30的两个 下电极31而设于该底部线路板50的板面上，且与所述二极体晶粒30的两个下电极51分 别构成电性连接；所述封胶体75附着在所述底部线路板50上面，与所述底部线路板50构 成一体化结构，将所述二极体晶粒30及所述线路电极56a及5化包裹在内，且保持所述线 路电极56a及56b的一端各自延伸到该封胶体75的其中一侧端面表面；W及，所述外端电 极80a及8化各自包覆于由所述封胶体75及所述底部线路板50共同构成一体化结构的其 中一侧端面，且与所对应的线路电极56a及5化分别构成电性连接。
[0079] 如图6所示，本发明的第二种二极体封装元件10,除了具备第一种二极体封装元 件10的基本构造外，进一步包括一片上盖板53,且附着在所述封胶体75上面，与所述封胶 体75及所述底部线路板50共同构成一体化结构，其中，所述外端电极80a及8化各自包覆 于由所述上盖板53、所述封胶体75及所述底部线路板50 =者共同构成一体化结构的其中 一侧端面，且与所对应的线路电极56a及5化分别构成电性连接。
[0080] 如图8所示，本发明的第=种二极体封装元件10,是使用具备=个电极W增加电 流流通能力的二极体晶粒30,且进一步包括一片顶部线路板60 ;其基本构造，包括单颗二 极体晶粒30、一片底部线路板50、二个线路电极56a及56b、一片顶部线路板60、一个线路 电极66a、一个封胶体75及二个外端电极80a及80b。
[0081] 其中，所述二极体晶粒30的底面，设有两个下电极31，分别构成所述二极体晶粒 30进行电性连接的正、负电极，所述二极体晶粒30的顶面，设有一个上电极32,构成为增加 电流流通能力的正电极或负电极；所述线路电极56a及5化是对应所述二极体晶粒30的两 个下电极31而设于该底部线路板50的板面上，且与所述二极体晶粒30的两个下电极51 分别构成电性连接；所述线路电极66a是对应所述二极体晶粒30的上电极32而设于该顶 部线路板60的板面上，且与所述二极体晶粒30的上电极32构成电性连接；所述封胶体75 充实地附着在所述底部线路板50及所述顶部线路板60的中间，与所述底部线路板50及 所述顶部线路板60共同构成一体化结构，将所述二极体晶粒30、所述线路电极56a、5化及 66a包裹在内，且保持所述线路电极56a、5化及66a的一端各自延伸到该封胶体75的其中 一侧端面表面；W及，所述外端电极80a及8化各自包覆于由所述底部线路板50、所述封胶 体75及所述顶部线路板60 =者共同构成一体化结构的其中一侧端面，且与所对应的线路 电极56a、5化及66a分别构成电性连接。
[00間如图9所示，本发明的第四种二极体封装元件10,除了使用具备四个电极W增加 电流流通能力的二极体晶粒30外，具备第=种二极体封装元件10的基本构造，包括单颗二 极体晶粒30、一片底部线路板50、两个线路电极56a及56b、一片顶部线路板60、两个线路 电极66a及66b、一个封胶体75及两个外端电极80a及80b。
[0083] 其中，所述二极体晶粒30的底面，设有两个下电极31，分别构成所述二极体晶粒 30进行电性连接的正、负电极，所述二极体晶粒30的顶面，设有两个上电极32,分别构成为 增加电流流通能力的正电极及负电极；所述线路电极66a及6化是对应所述二极体晶粒30 的两个上电极32而设于该顶部线路板60的板面上，且与所述二极体晶粒30的两个上电极 32分别构成电性连接；而所述外端电极80a及8化各自包覆于由所述底部线路板50、所述 封胶体75及所述顶部线路板60 =者共同构成一体化结构的其中一侧端面，且与所对应的 线路电极56a、56b、66a及6化分别构成电性连接。
[0084] W上四种二极体封装元件10都只使用单颗二极体晶粒30,本文定义为晶片型二 极体封装元件10。
[0085] 本发明的二极体封装元件10的另一种具体实施例，如图2所示，是使用二颗W上 (包含二颗）二极体晶粒30 (图未绘）且封装成二极体封装元件20,本文定义为阵列型二 极体封装元件20,其基本构造，包括W所述封胶体75包裹二颗W上具备二个电极至四个电 极的二极体晶粒30,且所述底部线路板50的板面上设有对应每颗二极体晶粒30的两个下 电极31的线路电极56a及56b，与每颗二极体晶粒30的两个下电极31分别构成电性连接 之外，且每颗二极体晶粒30各自对应的两个外端电极80a及80b，亦与所述线路电极56a及 5化分别构成电性连接。
[0086] 同理，所述阵列型二极体封装元件20有使用所述顶部线路板60时，所述顶部线路 板60的板面上设有对应每颗二极体晶粒30的上电极32的线路电极66a或/及66b，与每 颗二极体晶粒30的上电极32构成电性连接之外，且每颗二极体晶粒30各自对应的两个外 端电极80a及80b，亦与所述线路电极66a或/及6化分别构成电性连接。
[0087] 根据前面所述，本发明的晶片型二极体封装元件10或阵列型二极体封装元件 20,为瞬态电压抑制二极体（TVS Diode)、萧基特二极体（Schottky Diodes)、开关二极体 (Switch Diode)、齐纳二极体狂ener Diode)或整流二极体巧ectifiers Diode)的其中一 种，但不限于此。
[008引本发明的小型化SMD二极体封装元件制法（下文简称SMD二极体元件制法），与现 有技术中的SMD二极体封装元件的封装制程不同，适用于制作小型化的SMD二极体封装元 件的关键技术，如图3所示，包括：
[0089] 1.在封装制程中，使用底部线路板50取代现有导线架进行封装；
[0090] 2.所述底部线路板50的板面上设有许多间隔分开且配置成阵列排列的薄膜或厚 膜线路55 (下文简称为薄膜或厚膜线路阵列）；
[0091] 3.运用CCD影像定位技术进行点胶，对所述底部线路板50的每个薄膜或厚膜线路 55的两端，精准地印上、沾上或点上无铅导电膏40 ;
[0092] 4.运用CCD影像定位技术进行植晶及固晶，小型化的二极体晶粒30底面的正、负 电极，可精确定位到所述底部线路板50上面彼此间隔且相邻的两个薄膜或厚膜线路55的 端部，且通过涂布在相同定点位置的无铅导电膏40的联结，与所对应的彼此间隔且相邻的 两个薄膜或厚膜线路55构成不会发生短路的电性连接。
[0093] 配合图4及图5所示，本发明的SMD二极体元件制法，应用于制作本发明的第一种 二极体封装元件10,其步骤包括：
[0094] 1.预制底面设有（正、负电极）两个下电极31的二极体晶粒30 ;
[0095] 2.预制板面设有薄膜或厚膜线路55阵列的底部线路板50 ;
[0096] 3.运用CCD影像定位对所述底部线路板50的每个薄膜或厚膜线路55的两端印 上、沾上或点上无铅导电膏40 ;
[0097] 4. W所述底部线路板50上面彼此间隔且相邻的两个薄膜或厚膜线路55的端部作 为预定连接端点，通过无铅导电膏40的联结，运用CCD影像定位将二极体晶粒30的两个下 电极31连接到所述底部线路板50的预定连接端点；
[009引 5.对完成固晶的底部线路板50表面实施整面绝缘材料70封装；
[0099] 6.运用CCD影像定位切割线73,对完成封装的二极体晶粒30进行切割，取得由原 本彼此间隔且相邻的薄膜或厚膜线路55构成切割后拥有两个预留线路电极56a及56b的 二极体封装元件半成品；
[0100] 7. W涂布、沾银或薄膜制程，对二极体封装元件半成品的两侧端部制作外端电极 80a及80b，且与所对应的线路电极56a及5化分别构成电性连接，使成品产生半导体二极 体特性，即制得本发明的第一种二极体封装元件10。
[0101] 配合图4及图6所示，本发明的SMD二极体元件制法，应用于制作本发明的第二种 二极体封装元件10,其步骤包括：
[010引1.预制底面设有（正、负电极）两个下电极31的二极体晶粒30 ;
[0103] 2.预制板面设有薄膜或厚膜线路55阵列的底部线路板50 ;
[0104] 3.运用CCD影像定位对所述底部线路板50的每个薄膜或厚膜线路55的两端印 上、沾上或点上无铅导电膏40 ;
[01化]4. W所述底部线路板50上面彼此间隔且相邻的两个薄膜或厚膜线路55的端部作 为预定连接端点，通过无铅导电膏40的联结，运用CCD影像定位将二极体晶粒30的两个下 电极31连接到所述底部线路板50的预定连接端点；
[0106] 5.对完成固晶的底部线路板50表面实施整面绝缘材料70封装；
[0107] 6.对绝缘材料70的固化表面涂布一层黏着层45再覆盖上一片上盖板53 ;
[0108] 7.运用CCD影像定位切割线73,对完成封装的二极体晶粒30进行切割，取得由原 本彼此间隔且相邻的薄膜或厚膜线路55构成切割后拥有两个预留线路电极56a及56b的 二极体封装元件半成品；
[0109] 8. W涂布、沾银或薄膜制程，对二极体封装元件半成品的两侧端部制作外端电极 80a及80b，且与所对应的线路电极56a及5化分别构成电性连接，使成品产生半导体二极 体特性，即制得本发明的第二种二极体封装元件10。
[0110] 配合图7及图8所示，本发明的SMD二极体元件制法，应用于制作本发明的第S种 二极体封装元件10,其步骤包括：
[0111] 1.预制底面设有（正、负电极）两个下电极31及顶面设有（正电极或负电极）一 个上电极32的二极体晶粒30 ;
[0112] 2.预制板面设有薄膜或厚膜线路55阵列的底部线路板50及板面设有薄膜或厚膜 线路65阵列的顶部线路板60;
[0113] 3.运用CCD影像定位对所述底部线路板50的每个薄膜或厚膜线路55的两端印 上、沾上或点上无铅导电膏40 ;
[0114] 4. W所述底部线路板50上面彼此间隔且相邻的两个薄膜或厚膜线路55的端部作 为预定连接端点，通过无铅导电膏40的联结，运用CCD影像定位将二极体晶粒30的两个下 电极31连接到所述底部线路板50的预定连接端点；
[0115] 5.运用CCD影像定位对所述二极体晶粒30的上电极32印上、沾上或点上无铅导 电膏40 ;
[0116] 6. W所述顶部线路板60的薄膜或厚膜线路65作为预定连接端点，通过无铅导电 膏40的联结，运用CCD影像定位将所述顶部线路板60的预定连接端点连接到二极体晶粒 30的上电极32 ;
[0117] 7.对完成固晶且介于底部线路板50及顶部线路板60之间的空间实施绝缘材料 70封装；
[0118] 8.运用CCD影像定位切割线73,对完成封装的二极体晶粒30进行切割，取得切割 后拥有=个预留线路电极56a、5化及66a的二极体封装元件半成品；
[0119] 9. W涂布、沾银或薄膜制程，对二极体封装元件半成品的两侧端部制作外端电极 80a及80b，且与所对应的线路电极56a、5化及66a分别构成电性连接，使成品产生半导体 二极体特性，即制得本发明的第=种二极体封装元件10。
[0120] 配合图7及图9所示，本发明的SMD二极体元件制法，应用于制作本发明的第四种 二极体封装元件10,其步骤包括：
[0121] 1.预制底面设有（正、负电极）两个下电极31及顶面设有（正、负电极）两个上 电极32的二极体晶粒30 ;
[0122] 2.预制板面设有薄膜或厚膜线路55阵列的底部线路板50及板面设有薄膜或厚膜 线路65阵列的顶部线路板60;
[0123] 3.运用CCD影像定位对所述底部线路板50的每个薄膜或厚膜线路55的两端印 上、沾上或点上无铅导电膏40 ;
[0124] 4. W所述底部线路板50上面彼此间隔且相邻的两个薄膜或厚膜线路55的端部作 为预定连接端点，通过无铅导电膏40的联结，运用CCD影像定位将二极体晶粒30的两个下 电极31连接到所述底部线路板50的预定连接端点；
[01巧]5.运用CCD影像定位对所述二极体晶粒30的两个上电极32分别印上、沾上或点 上无铅导电膏40;
[0126] 6. W所述顶部线路板60上面彼此间隔且相邻的两个薄膜或厚膜线路65的端部作 为预定连接端点，通过无铅导电膏40的联结，运用CCD影像定位将所述顶部线路板60的预 定连接端点分别连接到二极体晶粒30的两个上电极32 ;
[0127] 7.对完成固晶且介于底部线路板50及顶部线路板60之间的空间实施绝缘材料 70封装；
[0128] 8.运用CCD影像定位切割线73,对完成封装的二极体晶粒30进行切割，取得切割 后拥有四个预留线路电极56a、56b、66a及66b的二极体封装元件半成品；
[0129] 9. W涂布、沾银或薄膜制程，对二极体封装元件半成品的两侧端部制作外端电极 80a及80b，且与所对应的线路电极56a、56b、66a及6化分别构成电性连接，使成品产生半 导体二极体特性，即制得本发明的第四种二极体封装元件10。
[0130] 在本发明的SMD二极体元件制法中或其制品，所述二极体晶粒30可选自瞬态电压 抑制二极体晶粒、萧基特二极体晶粒、开关二极体晶粒、齐纳二极体晶粒或整流二极体晶粒 的其中一种，但不限于此。
[0131] 在本发明的SMD二极体元件制法中或其制品，所述绝缘材料70或所述二极体封装 元件10制品的封胶体75,可为陶瓷材料或塑胶材料，优选为使用环氧树脂。
[0132] 在本发明的SMD二极体元件制法中或其制品，所述底部线路板50(或所述顶部线 路板60)是选用陶瓷板、塑胶板、复合材料板或具散热特性的散热板制成，其中，所述陶瓷 板可选用氧化侣板或氮化侣板；所述塑胶板可选用PE板、PP板、PC板、聚亚酷胺板或工程 塑胶制成的平板；所述复合材料板可选用碳纤板或玻纤板。
[0133] 如图3所示，所述底部线路板50 (或所述顶部线路板60)的板面上，使用薄膜或厚 膜印刷技术在板面上形成及设有分开配置（或阵列排列）的薄膜或厚膜线路55 (或65)，且 所述薄膜或厚膜线路55或65具备导电特性，其用途将构成本发明的二极体封装元件10的 内电极。
[0134] 在本发明的SMD二极体元件制法中或其制品，所述外端电极80a及8化是W涂布、 沾覆、蒸锻薄膜或瓣锻薄膜制制作，其材质可选自银（Ag)、金（Au)、铜（化)、镶（Ni)、钮（Pd) 或销（Pt)单一成分或其两种成上W上混合，或是其金属合金，但不此为限。
[0135] 在本发明的SMD二极体元件制法中，所述无铅导电膏40的成分，选自含银（Ag)、锡 (Sn)、铜（化）、金（Au)、镶（Ni)、钮（Pd)或销（Pt)单一成分或其两种成上W上混合。
[0136] 根据前面所述，本发明的SMD二极体元件制法，可解决及突破小型化二极体晶粒 使用导线架进行封装所导致的安装精度问题，可应用于制作小型化SMD二极体封装元件， 尤其是适用于制成如图1所示的长度（U介于0. 4?1. 0mm、宽度（W)介于0. 2?0. 5mm且 厚度（T)介于0. 2?0. 5mm的晶片型二极体封装元件10,优选为适用于制成尺寸规格如表 1所示的晶片型二极体封装元件10。
[0137] 表 1 [013 引
【权利要求】
1. 一种小型化表面黏着型二极体封装元件，为长度介于0. 4?1. 0mm、宽度介于0. 2? 0. 5mm及厚度介于0. 2?0. 5mm的晶片型二极体封装元件，其特征在于，包括； 一颗二极体晶粒，其底面设有一正电极及一负电极，且选自瞬态电压抑制二极体晶粒、 萧基特二极体晶粒、开关二极体晶粒、齐纳二极体晶粒或整流二极体晶粒的其中一种； 一片底部线路板，W陶瓷板、塑胶板、复合材料板或具散热特性的散热板制成； 两个线路电极，各自设于所述底部线路板的板面上，且与所述二极体晶粒底面的正电 极及负电极分别构成电性连接； 一个封胶体，W陶瓷材料或塑胶材料制成，与所述底部线路板构成一体化结构，W包裹 所述二极体晶粒及所述二个线路电极，且保持所述二个线路电极的一端各自延伸到该封胶 体的其中一侧端面表面；及 两个外端电极，W银、金、铜、镶、钮或销单一或两种W上成分或其金属合金制成，且各 自包覆于由所述封胶体及所述底部线路板共同构成一体化结构的其中一侧端面，且与所对 应的线路电极构成电性连接。
2. 根据权利要求1所述的一种小型化表面黏着型二极体封装元件，其特征在于，所述 封胶体的上面进一步包括一片上盖板，且与所述封胶体及所述底部线路板共同构成一体化 结构，其中，所述外端电极各自包覆于由所述上盖板、所述封胶体及所述底部线路板=者共 同构成一体化结构的其中一侧端面，且与所对应的线路电极构成电性连接。
3. 根据权利要求1所述的一种小型化表面黏着型二极体封装元件，其特征在于，所述 二极体晶粒W底面设有一正电极、一负电极及顶面设有一上电极的二极体晶粒取代，且进 一步包括一片顶部线路板，W陶瓷板、塑胶板、复合材料板或具散热特性的散热板制成于其 板面上设有一个线路电极，且与所述二极体晶粒顶面的上电极构成电性连接；其中，所述外 端电极各自包覆于由所述顶部线路板、所述封胶体及所述底部线路板=者共同构成一体化 结构的其中一侧端面，且所述封胶体进一步包裹所述上电极在内，并且保持所述上电极的 一端延伸到该封胶体的其中一侧端面表面与所对应的外端电极构成电性连接。
4. 根据权利要求1所述的一种小型化表面黏着型二极体封装元件，其特征在于，所述 二极体晶粒W底面设有一正电极、一负电极及顶面设有一正电极及一负电极的二极体晶粒 取代，且进一步包括一片顶部线路板，W陶瓷板、塑胶板、复合材料板或具散热特性的散热 板制成于其板面上设有二个独立线路电极，且各自与所述二极体晶粒顶面的正电极、负电 极分别构成电性连接；其中，所述外端电极各自包覆于由所述顶部线路板、所述封胶体及所 述底部线路板=者共同构成一体化结构的其中一侧端面，且所述封胶体进一步包裹所述顶 部线路板的二个独立线路电极在内，并且保持所述二个独立线路电极的一端各自延伸到该 封胶体的其中一侧端面表面与所对应的外端电极构成电性连接。
5. -种小型化表面黏着型二极体封装元件，包含权利要求1至4中任一项的二极体晶 粒及其封装结构，且W两颗或两颗W上所述二极体晶粒制成长度（L)介于1. 0?2. 4mm、宽 度（W)介于0. 5?1. 0mm且厚度（T)介于0. 4?0. 8mm的阵列型二极体封装元件。
6. -种小型化表面黏着型二极体封装元件的制法，用于制成权利要求1或2的小型化 表面黏着型二极体封装元件，其特征在于，包括W下步骤： 1)预制底面设有一正电极及一负电极的瞬态电压抑制二极体晶粒、萧基特二极体晶 粒、开关二极体晶粒、齐纳二极体晶粒或整流二极体晶粒的其中一种； 2. W陶瓷板、塑胶板、复合材料板或具散热特性的散热板，预制板面设有薄膜或厚膜线 路阵列的底部线路板； 3) 对所述底部线路板的每个薄膜或厚膜线路的两端印上、沾上或点上无铅导电膏； 4. W所述底部线路板的薄膜或厚膜线路阵列中的既相邻又间隔的两个薄膜或厚膜线 路的端部作为预定连接端点，通过无铅导电膏的联结，运用CCD影像定位将所述二极体晶 粒的正电极及负电极连接到所述底部线路板的预定连接端点； 5. W陶瓷材料或塑胶材料为绝缘材料，对完成固晶的底部线路板表面实施整面绝缘材 料封装； 6) 选择性进行此步骤；视需要与否，对该绝缘材料的固化表面涂布一层黏着层再覆盖 上一片上盖板；对所述绝缘材料的固化表面涂布一层黏着层再覆盖上一片上盖板； 7) 进行切割及取得切割后拥有两个预留线路电极的二极体封装元件半成品； 8. W涂布、沾银或薄膜制程，对二极体封装元件半成品的两侧端部制作与所对应的线 路电极分别构成电性连接的外端电极，W制得所述小型化表面黏着型二极体封装元件。
7. -种小型化表面黏着型二极体封装元件的制法，用于制成权利要求3或4的小型化 表面黏着型二极体封装元件，其特征在于，包括W下步骤： 1) 预制底面设有一正电极及一负电极、且顶面设有一正电极及/或一负电极的瞬态电 压抑制二极体晶粒、萧基特二极体晶粒、开关二极体晶粒、齐纳二极体晶粒或整流二极体晶 粒的其中一种； 2. W陶瓷板、塑胶板、复合材料板或具散热特性的散热板，预制板面设有薄膜或厚膜线 路阵列的底部线路板及顶部线路板； 3) 对所述底部线路板的每个薄膜或厚膜线路的两端印上、沾上或点上无铅导电膏； 4. W所述底部线路板的薄膜或厚膜线路阵列中的既相邻又间隔的两个薄膜或厚膜线 路的端部作为预定连接端点，通过无铅导电膏的联结，运用CCD影像定位将所述二极体晶 粒底面的正电极及负电极连接到所述底部线路板的预定连接端点； 5) 对所述二极体晶粒顶面的正电极及/或负电极印上、沾上或点上无铅导电膏； 6) 对所述顶部线路板的薄膜或厚膜线路阵列中的每个薄膜或厚膜线路选定预定连接 端点，通过步骤5)的无铅导电膏的联结，将所述顶部线路板的预定连接端点连接到与其对 应的所述二极体晶粒顶面的正电极及/或负电极； 7) 对完成固晶且介于所述底部线路板及所述顶部线路板之间的空间实施绝缘材料封 装； 8) 进行切割及取得切割后拥有=个或四个预留线路电极的二极体封装元件半成品； 9. W涂布、沾银或薄膜制程，对二极体封装元件半成品的两侧端部制作与所对应的线 路电极分别构成电性连接的外端电极，W制得所述小型化表面黏着型二极体封装元件。
【文档编号】H01L23/538GK104465553SQ201410840628
【公开日】2015年3月25日 申请日期:2014年12月30日 优先权日:2014年1月10日
【发明者】连清宏, 黄兴祥, 黄兴材, 许鸿宗, 陈逸伟 申请人:立昌先进科技股份有限公司