一种超高压二极管多芯片键合管芯结构的制作方法
【专利摘要】本实用新型公开了一种超高压二极管多芯片键合管芯结构，包括N型硅材料层，在N型硅材料层下方为高浓度N型杂质掺杂层，上层为高浓度P型杂质掺杂层，在高浓度N型杂质掺杂层和高浓度P型杂质掺杂层的外层分别为金属化层。提高了整流二极管由于反向耐压，降低了反向漏电流、减小反向恢复时间的同时，减小产品体积。由该叠片结构构成的产品具有电压高、正向小、反向恢复短、高温工作稳定好，长期工作可靠性高等特点，广泛应用于航空、航天、电子、兵器、船舶等领域。
【专利说明】一种超高压二极管多芯片键合管芯结构
【技术领域】
[0001] 本实用新型涉及半导体器件制造领域，具体地说涉及一种超高压二极管多芯片键 合管芯结构。
【背景技术】
[0002] 在大型或高压电路中，一般的整流二极管由于反向耐压太低，在负半周时PN结被 击穿而无法完成整流功能，因此国内外普遍采用多个二极管串联的方式组成硅堆，来实现 高的反向耐压。但由于多个二极管串联，工艺繁复、不适于大批量生产，串联后的硅堆体积 大、安装不便，串联后硅堆总的正向压降是每个二极管的体压降之和，在产品工作时正向功 率损耗大，整流效果差。尤其是高频电路中做整流用的1.3万伏以上的超高压快恢复二极 管目前在国内还属于空白。因此，超高压、快恢复二极管制作方法的意义就是要实现产品体 积小型化、商频化、电压超商化（1.3万伏以上）。 实用新型内容
[0003] 本实用新型的目的在于提供一种超高压二极管多芯片键合管芯结构，其目的旨在 提高整流二极管由于反向耐压，降低反向漏电流、减小反向恢复时间的同时，减小产品体 积。
[0004] 为了达到如上目的，本实用新型采取如下技术方案：
[0005] -种超高压二极管多芯片键合管芯结构，包括N型娃材料层，在N型娃材料层下方 为高浓度N型杂质掺杂层，上层为高浓度P型杂质掺杂层，在高浓度N型杂质掺杂层和高浓 度P型杂质掺杂层的外层分别为金属化层。
[0006] 将由依次叠加在一起的金属化层-高浓度N型杂质掺杂层-N型硅材料层-高浓 度P型杂质掺杂层-金属化层构成的单管超高压二极管芯进行多管芯串联构成多芯片冶金 键合成管芯组件。
[0007] 进一步地，所述单管超高压二极管芯电压至少在1500V以上，材料电阻率在40? 50 Ω · CM。
[0008] 进一步地，所述N型硅材料层与高浓度N型杂质掺杂层之间的扩散结深达到 60 μ m ~ 80 μ m。
[0009] 进一步地，所述N型硅材料层与高浓度P型杂质掺杂层扩散结深达到60 μ m? 80 μ m〇
[0010] 进一步地，所述金属化层材料为Al, Al层厚度为5?13 μ m。
[0011] 采用如上技术方案具有如下有益效果：
[0012] 本实用新型实例通过多管芯烧结工艺实现PN结串联，替代单个二极管产品串联， 有效的减小了产品的封装体积，并通过全新的管芯材料设计和管芯纵向结构设计，保证反 向电压达到1.3万伏以上，并有效减小正向压降、降低反向恢复时间。
【专利附图】
【附图说明】
[0013] 为了更清楚地说明本实用新型实施例中的技术方案，下面将对实施例描述中所需 要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实 施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图 获得其他的附图。
[0014] 图1是N型杂质掺杂示意图。
[0015] 图2是P型杂质掺杂示意图。
[0016] 图3是硅片两面的金属化层示意图。
[0017] 图4是多芯片冶金键合成管芯组件剖面图。
[0018] 其中：11是N型硅材料层，12是高浓度N型杂质掺杂层，13是高浓度P型杂质掺 杂层，14是金属化层，15是多芯片冶金键合成管芯组件，16是超高压二极管芯。
【具体实施方式】
[0019] 为使本实用新型的目的、技术方案和优点更加清楚，下面将结合附图对本实用新 型实施方式作进一步地详细描述。
[0020] 如图3所示，该一种超高压二极管多芯片键合管芯结构，包括N型硅材料层11，在 N型硅材料层11下方为高浓度N型杂质掺杂层12,上层为高浓度P型杂质掺杂层13,在高 浓度N型杂质掺杂层12和高浓度P型杂质掺杂层13的外层分别为金属化层14。
[0021] 要用最小的产品体积实现超高反向耐压，需将多个二极管管芯串联在一起。如图4 所示，将由依次叠加在一起的金属化层14-高浓度N型杂质掺杂层12-N型硅材料层11-高 浓度P型杂质掺杂层13-金属化层14构成的单管超高压二极管芯16进行多管芯串联构成 多芯片冶金键合成管芯组件15。
[0022] 其中，每个独立的二极管结构如图1--图3所示，半导体衬底为N型半导体硅材 料层11，可根据不同的反向电压选择不同的材料电阻率；在N型半导体衬底上掺杂N +型杂 质，一般采用高温扩散的方法实现，见图2高浓度N型杂质掺杂层12 ;
[0023] 采用机械的方法去除半导体衬底一面的N+型杂质层，暴露出f层，在暴露出的 f型半导体材料上再双杂质掺杂P+型杂质，也采用高温扩散的方法形成PN扩散结，见图3 的高浓度P型杂质掺杂层13 ;要降低反向恢复时间，还需对掺杂好的硅片，再采用高温扩散 的方法进行重金属（钼）掺杂；采用真空镀膜工艺制作硅片两面的金属化层，因该层金属化 层要作为管芯之间及管芯和引线组件之间冶金键合的焊接材料，见图3的金属化层14 ;多 芯片冶金键合成管芯组件15,见图4。
[0024] 要实现反向耐压I. 3KV，正向压降〈10V，反向恢复时间彡250ns的超高压超快恢复 整流二极管采用该结构的设计如下：
[0025] 每个独立的二极管结构如图1--图3所示，半导体衬底为N型半导体硅材料，可 根据不同的反向电压选择不同的材料电阻率，为保证1.3万伏以上的反向电压，单管电压 至少要在1500V以上，材料电阻率要选择在40?50 Ω . CM ;见图1的N型硅材料层11。
[0026] 在N型半导体衬底上掺杂N+型杂质（磷的氧化物），一般采用高温扩散的方法实 现，扩散温度在l〇〇〇°C?1200°C，保证扩散结深达到60 μ m?80 μ m ;见图2的高浓度N型 杂质惨杂层12。
[0027] 采用磨片的方法去除半导体衬底一面的N+型杂质层，暴露出f层，为掺杂P +型杂 质做准备；在暴露出的f型半导体材料上再双杂质掺杂P+型杂质（硼的氧化物和铝的氧化 物），也采用高温扩散的方法形成PN扩散结，扩散温度在KKKTC?1200°C，既要保证高反 压，又要降低正向压降，就必须使，P +型杂质扩散结深达到60 μ m?80 μ m ;见图3的高浓度 P型杂质掺杂层13。
[0028] 对掺杂好的硅片，再采用高温扩散的方法进行重金属（钼）掺杂，为使重金属 (钼）掺杂后，正向压降尽可能小，扩散温度选择在900°C?950°C，钼材料的配比为，氯钼 酸：酒精=〇· 1 ?Ig :l〇〇〇ml。
[0029] 采用真空镀膜工艺制作硅片两面的金属化层，因该层金属化层要作为管芯之间及 管芯和引线组件之间冶金键合的焊接材料，因此选择Al作为该层金属，Al层厚度为5? 13 μ m ;见图3的金属化层14 ;多芯片冶金键合成管芯组件。12片管芯与外引线进行冶金键 合，将12片管芯通过高温烧结工艺冶金键合在一起，烧结温度550°C?800°C ;见图4的多 芯片冶金键合成管芯组件15。
[0030] 表1为本实用新型的实例产品与国内外产品的技术指标对比。
[0031] 表1与国内产品对比：
[0032]
【权利要求】
1. 一种超高压二极管多芯片键合管芯结构，其特征在于：包括N型硅材料层（11)，在N 型硅材料层（11)下方为高浓度N型杂质掺杂层（12)，上层为高浓度P型杂质掺杂层（13)， 在高浓度N型杂质掺杂层（12)和高浓度P型杂质掺杂层（13)的外层分别为金属化层（14)。
2. 根据权利要求1所述的结构，其特征在于：将由依次叠加在一起的金属化层 (14)-高浓度N型杂质掺杂层（12)-N型硅材料层（11)-高浓度P型杂质掺杂层（13)-金属 化层（14)构成的单管超高压二极管芯（16)进行多管芯串联构成多芯片冶金键合成管芯组 件（15)。
3. 根据权利要求2所述的结构，其特征在于：所述单管超高压二极管芯电压至少在 1500V以上，材料电阻率在40?50Q.CM。
4. 根据权利要求1所述的结构，其特征在于：所述N型硅材料层（11)与高浓度N型杂 质掺杂层（12)之间的扩散结深达到60 ii m?80 ii m。
5. 根据权利要求1所述的结构，其特征在于：所述N型硅材料层（11)与高浓度P型杂 质掺杂层（13)扩散结深达到60 ii m?80 ii m。
6. 根据权利要求1所述的结构，其特征在于：所述金属化层（14)材料为A1，A1层厚度 为5?13 u m。
【文档编号】H01L23/482GK204167294SQ201420568931
【公开日】2015年2月18日 申请日期:2014年9月29日 优先权日:2014年9月29日
【发明者】王嘉蓉 申请人:西安卫光科技有限公司