本发明涉及一种制作半导体元件的方法，尤其是涉及一种制作氧化物半导体晶体管的方法。
背景技术：
近期将半导体薄膜设于一具有绝缘表面的基底上以形成晶体管的技术普遍受到注目，其中该晶体管可应用于例如集成电路或影像显示元件等各种电子元件中。目前广泛用来制作半导体薄膜的材料通常包含以硅为基础的半导体材料，而其中又以氧化物半导体更受到各界注目。
一般而言，包含前述氧化物半导体薄膜的晶体管在电路呈现关闭状态(off state)时具有非常低的漏电流。然而，现今在整合具有氧化物半导体层的晶体管与一般具有金属栅极的金属氧化物半导体晶体管时仍遇到许多瓶颈，例如因制作流程过于复杂并造成成本增加等问题。因此如何改良现有包含氧化物半导体薄膜的晶体管元件的制作工艺即为现今一重要课题。
技术实现要素：
本发明一实施例公开一种制作半导体元件的方法。首先形成一通道层于一基底上，然后形成一栅极介电层于通道层上，形成一源极层以及一漏极层于栅极介电层两侧，形成一下电极于栅极介电层上，形成一相位转换层于下电极上以及形成一上电极于相位转换层上。
本发明另一实施例公开一种半导体元件，其主要包含：一通道层设于一基底上、一下电极设于通道层上、一源极层以及一漏极层设于栅极介电层两侧、一相位转换层设于下电极上以及一上电极设于相位转换层上。
附图说明
图1至图6为本发明较佳实施例制作一半导体元件的方法示意图。
其中，附图标记说明如下：
12 基底 14 通道层
16 栅极介电层 18 源极层
20 漏极层 22 第一介电层
24 第一凹槽 26 功函数层
28 栅极电极 30 下电极
32 第二介电层 34 第二凹槽
36 第一栅极层 38 相位转换层
40 第二栅极层 42 上电极
44 第三介电层 46 第三凹槽
48 导电插塞
具体实施方式
请参照图1至图6，图1至图6为本发明较佳实施例制作一半导体元件的方法示意图。如图1所示，首先提供一基底12，基底12上可设有至少一包含例如氧化硅所构成的绝缘层(图未示)，且基底12例如是硅基底、外延硅基底、碳化硅基底或硅覆绝缘(silicon-on-insulator,SOI)基底等的半导体基底，但不以此为限。然后全面性覆盖一由氧化物半导体所构成的通道层14于基底12上的绝缘层上方。在本实施例中，通道层14较佳选自由氧化铟镓锌、氧化铟铝锌、氧化铟锡锌、氧化铟铝镓锌、氧化铟锡铝锌、氧化铟锡铪锌以及氧化铟铪铝锌所构成的群组，但不局限于此。
接着全面性覆盖一栅极介电层16于通道层14上，再利用光刻暨蚀刻制作工艺去除部分栅极介电层16，以于通道层14的约略中间位置形成一图案化的栅极介电层16。在本实施例中，栅极介电层16可包含二氧化硅(SiO2)、氮化硅(SiN)或高介电常数(high dielectric constant,high-k)材料。
依据本发明一实施例，高介电常数介电材料包含介电常数大于4的介电材料，例如可选自氧化铪(hafnium oxide，HfO2)、硅酸铪氧化合物(hafnium silicon oxide,HfSiO4)、硅酸铪氮氧化合物(hafnium silicon oxynitride,HfSiON)、氧化铝(aluminum oxide,Al2O3)、氧化镧(lanthanum oxide,La2O3)、氧化钽(tantalum oxide,Ta2O5)、氧化钇(yttrium oxide,Y2O3)、氧化锆(zirconiumoxide,ZrO2)、钛酸锶(strontium titanate oxide,SrTiO3)、硅酸锆氧化合物(zirconium silicon oxide,ZrSiO4)、锆酸铪(hafnium zirconium oxide,HfZrO4)、锶铋钽氧化物(strontium bismuth tantalate,SrBi2Ta2O9,SBT)、锆钛酸铅(leadzirconate titanate,PbZrxTi1-xO3,PZT)、钛酸钡锶(barium strontium titanate,BaxSr1-xTiO3,BST)、或其组合所组成的群组。
然后以化学气相沉积(例如等离子体辅助化学气相沉积)或物理气相沉积(例如离子溅镀)全面性覆盖一导电层(图未示)于通道层14上并完全覆盖栅极介电层16。在本实施例中，导电层可包含铝、铬、铜、钽、钼、钨或其组合，但不局限于此。接着对导电层进行图案转移，例如可先形成一图案化光致抗蚀剂(图未示)于导电层上，然后进行一蚀刻制作工艺去除部分未被图案化光致抗蚀剂所覆盖的导电层，以于栅极介电层16两侧的通道层14表面形成一源极层18与一漏极层20。
接着如图2所示，形成一第一介电层22于源极层18、漏极层20以及栅极介电层16上，并进行一光刻暨蚀刻制作工艺，例如可先形成一图案化掩模于第一介电层22上，再利用蚀刻方式去除部分第一介电层22，以于第一介电层22中形成一第一凹槽24暴露出部分栅极介电层16表面。随后再形成一功函数层26于第一介电层22上表面以及第一凹槽24侧壁。
依据本发明的一实施例，功函数层26可选用功函数为3.9电子伏特(eV)～4.3eV的金属材料，如铝化钛(TiAl)、铝化锆(ZrAl)、铝化钨(WAl)、铝化钽(TaAl)、铝化铪(HfAl)或TiAlC(碳化钛铝)等，但不以此为限。除此之外，功函数层26又可选用功函数为4.8eV～5.2eV的金属材料，如氮化钛(TiN)、氮化钽(TaN)或碳化钽(TaC)等，但不以此为限。
随后如图3所示，形成一栅极电极28于功函数层26上，例如可先全面沉积另一导电层(图未示)于功函数层26上，然后进行一平坦化制作工艺，例如以化学机械研磨(chemical mechanical polishing,CMP)制作工艺去除部分导电层、部分功函数层26甚至部分第一介电层22，使剩余的导电层与功函数层26上表面切齐第一介电层22上表面，其中剩余的导电层即成为一栅极电极28，而功函数层26与栅极电极28可一同构成一下电极30。在本实施例中，栅极电极28的材料可与源极层18或漏极层20相同或不同，例如可包含铝、铬、铜、钽、钼、钨或其组合，但不局限于此。
然后如图4所示，形成一第二介电层32于第一介电层22上，并进行一光刻暨蚀刻制作工艺，例如可先形成一图案化掩模于第二介电层32上，再利用蚀刻方式去除部分第二介电层32，以于第二介电层32中形成一第二凹槽34暴露出栅极电极28与功函数层26表面。之后再形成一第一栅极层36于第二介电层32上表面与第二凹槽34侧壁并接触栅极电极28与功函数层26，其中第一栅极层36的材料组成可与栅极电极28相同或不同，例如可包含铝、铬、铜、钽、钼、钨或其组合，但不局限于此。
接着如图5所示，依序形成一相位转换(phase change)层38以及一第二栅极层40于第一栅极层36上并填满第二凹槽34。在本实施例中，第二栅极层40的材料组成可与栅极电极28以及第一栅极层36相同或不同，例如可包含铝、铬、铜、钽、钼、钨或其组合，但不局限于此。此外，本实施例的相位转换层38较佳包含锗锑碲(germanium antimony telluride,GST)或碲化锗(germanium telluride)，但不局限于此。值得注意的是，本实施例中所公开的相位转换层38较佳由具有相位变换特性的微纳米材料所构成，其可通过施加不同的电压来改变材料的特性，例如可使相位转换层38由结晶(crystalline)状态转换至非晶(amorphous)状态或由非晶状态转换至结晶状态，由此提供高低电阻值的调控以及多重临界电压(Multi-Vt)的选择。
随后如图6所示，先进行一平坦化制作工艺，例如以化学机械研磨制作工艺去除部分第二栅极层40并停在相位转换层38上，使第二栅极层40上表面切齐相位转换层38，然后再以蚀刻方式去除部分相位转换层38并暴露出下面的第一栅极层36，使相位转换层38上表面切齐第一栅极层36上表面。在此阶段，剩余的第二栅极层40上表面较佳凸出或略高于于两旁的相位转换层38上表面并形成一上电极42。
之后全面性形成一第三介电层44于第一栅极层36、相位转换层38以及上电极42上，并进行一光刻暨蚀刻制作工艺，例如可先形成一图案化掩模于第三介电层44上，再利用蚀刻方式去除部分第三介电层44，以于第三介电层44中形成一第三凹槽46暴露出上电极42表面。最后可再依据制作工艺需求形成一导电插塞48电连接并直接接触上电极42，例如可先形成一导电层填满第三凹槽46并覆盖第三介电层表面44，接着再以蚀刻方式去除部分导电层，使剩余的导电层形成导电插塞48。至此即完成本发明较佳实施例的一半导体元件的制作。
请再参照图6，图6另为本发明较佳实施例的一半导体元件的结构示意图。如图6所示，半导体元件较佳包含一通道层14设于基底12上、一下电极30设于通道层14上、一源极层18以及一漏极层20设于下电极30两侧、一相位转换层38设于下电极30上以及一上电极42设于相位转换层38上，其中下电极30可包含一栅极电极28设于通道层14上以及一功函数层26设于栅极电极28与通道层14之间。
此外，半导体元件又包含一第一介电层22设于源极层18与漏极层20上以及栅极电极28周围，一第二介电层32设于第一介电层22上并环绕相位转换层，一栅极层或前述的第一栅极层36设于相位转换层38与第二介电层32之间以及第二介电层32上表面，一第三介电层44于第一栅极层36上与上电极42周围以及一导电插塞48设于第三介电层44内并连接上电极42。
从细部来看，功函数层26为U型，栅极电极28的上表面较佳切齐功函数层26与第一介电层22上表面，第一栅极层36的上表面较佳切齐相位转换层38的上表面，且上电极42的上表面较佳略高于相位转换层38以及第一栅极层36的上表面。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。