低温多晶硅薄膜晶体管及其制造方法与流程
本发明涉及液晶显示技术领域，特别地涉及一种低温多晶硅薄膜晶体管及其制造方法。
背景技术：
一种典型的低温多晶硅(ltps)的膜层结构如图1所示，其制作流程是在基板1上形成多晶硅薄膜层2(p-si)、制作栅绝缘层3(gi)、制作介电层(ild)、氢化处理以及制作绝缘层6；虽然该结构在进行氢化处理时氢离子迁移到多晶硅薄膜层2的路径最短，使其在提高氢化效率以及缩短氢化的时间的方面具有一定的好处，但是该种结构也存在着下述的问题：由于栅绝缘层3和氮化硅介电层5以及氧化硅介电层4和绝缘层6之间的界面均是氧化硅-氮化硅的界面，而不同物质的直接接触存在兼容性问题，因此导致覆着性较差，容易产生晶界缺陷；尤其是介电层成膜要经过氢化处理，而氮化硅介电层5在高温下会析出大量氢离子，如果栅绝缘层3和氮化硅介电层5之间的氧化硅-氮化硅界面上有缺陷则会产生大量的气泡，如图2所示，从而影响产品的质量。
技术实现要素：
本发明提供一种低温多晶硅薄膜晶体管及其制造方法，用于解决现有技术中存在的低温多晶硅的生产过程中容易产生晶界缺陷的技术问题。
本发明提供一种低温多晶硅薄膜晶体管的制造方法，包括以下步骤：
在基板上形成多晶硅薄膜层，对所述多晶硅薄膜层进行图案化处理，获得有源层，在所述有源层上形成栅绝缘层；
在所述栅绝缘层上形成氧化硅介电层；
在所述氧化硅介电层上形成氮化硅介电层；
在所述氮化硅介电层上形成绝缘层。
在一个实施方式中，在所述栅绝缘层上形成氧化硅介电层时，先在所述栅绝缘层上沉积第一氮化硅层，然后再沉积形成氧化硅介电层；所述第一氮化硅层的厚度为
在一个实施方式中，在所述栅绝缘层上形成氧化硅介电层时，先采用氢等离子体对所述栅绝缘层进行氢化处理后，然后再沉积形成氧化硅介电层；进行所述氢化处理的时间为10-40s。
在一个实施方式中，在所述氧化硅介电层上形成氮化硅介电层时，形成所述氮化硅介电层的同时加入氢气进行氢化处理所述氢气的质量流量为1800-2200sccm。
在一个实施方式中，进行所述氢化处理后形成第二氮化硅层，所述第二氮化硅层的厚度为
在一个实施方式中，所述氧化硅介电层和所述氮化硅介电层的厚度均为
本发明还提供一种低温多晶硅薄膜晶体管，包括从下到上依次设置的栅绝缘层、介电层和绝缘层，采用上述的方法制作得到，其中，所述介电层和所述栅绝缘层之间的界面为同种物质，所述介电层与所述绝缘层之间的界面为同种物质。
在一个实施方式中，所述介电层包括氧化硅介电层和位于所述氧化硅介电层上的氮化硅介电层，所述栅绝缘层和所述氧化硅介电层之间设置有电极层；
所述栅绝缘层的下方从下至上依次设置有基板和多晶硅薄膜层。
在一个实施方式中，所述介电层包括从下至上依次设置的第一氮化硅层、氧化硅介电层和氮化硅介电层，所述栅绝缘层和所述第一氮化硅层之间设置有电极层；
所述栅绝缘层的下方从下至上依次设置有基板和多晶硅薄膜层。
在一个实施方式中，低温多晶硅薄膜晶体管，所述介电层包括从下至上依次设置的第二氮化硅层、氧化硅介电层和氮化硅介电层，所述栅绝缘层和所述第二氮化硅层之间设置有电极层；
所述栅绝缘层的下方从下至上依次设置有基板和多晶硅薄膜层。
与现有技术相比，本发明的优点在于：通过采用先在栅绝缘层上形成氧化硅介电层、后在氧化硅介电层上形成氮化硅介电层的操作步骤，使介电层的膜层结发生了改变，即介电层的界面由氮化硅-氧化硅变为氧化硅-氮化硅，由于介电层下方的栅绝缘层为氮化硅沉积获得，因此介电层与栅绝缘层之间的界面为同种物质，消除了兼容性的问题；同理，绝缘层由氧化硅沉积获得，因此介电层与绝缘层之间也不存在兼容性的问题，即可消除介电层以及绝缘层的晶界缺陷。
附图说明
在下文中将基于实施例并参考附图来对本发明进行更详细的描述。
图1是现有技术中典型的低温多晶硅的膜层结构示意图；
图2是现有技术中典型的低温多晶硅的晶界缺陷示意图；
图3是本发明的实施例1中低温多晶硅介电层的结构示意图；
图4是本发明的实施例2中低温多晶硅介电层的结构示意图；
图5是本发明的实施例3中低温多晶硅介电层的结构示意图。
附图标记：
1-基板；2-多晶硅薄膜层；3-栅绝缘层；
4-氧化硅介电层；5-氮化硅介电层；6-绝缘层；
7-第一氮化硅层；8-第二氮化硅层。9-电极层。
具体实施方式
下面将结合附图对本发明作进一步说明。
实施例1：
如图3所示，本发明实施例提供一种低温多晶硅薄膜晶体管的制造方法，其包括以下步骤：
第一步：在基板1上形成多晶硅薄膜层2，对多晶硅薄膜层2进行图案化处理，获得有源层，在有源层上形成栅绝缘层3。
第二步：在栅绝缘层3上形成氧化硅介电层4。
其中，氧化硅介电层4的厚度可根据需要进行调整，例如
第三步：在氧化硅介电层4上形成氮化硅介电层5。
形成氮化硅介电层5的同时加入氢气进行氢化处理，其中加入氢气的质量流量为1800-2200sccm，例如2000sccm。
其中，氮化硅介电层5的厚度可根据需要进行调整，例如
第四步：在氮化硅介电层5上形成绝缘层6。
从图3可看出，介电层与栅绝缘层3以及介电层与绝缘层6之间的界面均变成同种物质，同种物质的直接接触不会产生兼容性的问题，因此能够避免出现晶界缺陷。
实施例2：
如图4所示，本发明实施例提供一种低温多晶硅薄膜晶体管的制造方法，其包括以下步骤：
第一步：在基板1上形成多晶硅薄膜层2，对多晶硅薄膜层2进行图案化处理，获得有源层，在有源层上形成栅绝缘层3。
第二步：在栅绝缘层3上沉积第一氮化硅层7，然后再沉积形成氧化硅介电层4。
其中，第一氮化硅层7的厚度为
在形成氧化硅介电层4之前先沉积第一氮化硅层7的好处是：由于氮化硅和氧化硅的蚀刻氛围不同，一般是当氮化硅介电层5蚀刻完成后，再开始蚀刻氧化硅介电层4，而氧化硅介电层4的蚀刻是通过控制时间来控制氧化硅介电层4的蚀刻终点；栅绝缘层3和介电层在进行干蚀刻后形成沉积电极层9的过孔(电极层9即源电极和漏电极，源电极和漏电极分别于多晶硅层相连)，因此通过先沉积第一氮化硅层7，在形成过孔的过程中能够精确控制多晶硅层的蚀刻深度。
此外，先沉积第一氮化硅层7还可使氢化处理时氢离子迁移到多晶硅层的路径最短。
氧化硅介电层4的厚度可根据需要进行调整，例如
第三步：在氧化硅介电层4上形成氮化硅介电层5。
形成氮化硅介电层5的同时加入氢气进行氢化处理，其中加入氢气的质量流量为1800-2200sccm，例如2000sccm。
其中，氮化硅介电层5的厚度可根据需要进行调整，例如
第四步：在氮化硅介电层5上形成绝缘层6。
从图4可看出，介电层与绝缘层6之间的界面均变成同种物质，同种物质的直接接触不会产生兼容性的问题，因此能够避免出现晶界缺陷；此外，还可达到精确控制多晶硅层的蚀刻深度的目的。
实施例3：
如图5所示，本发明实施例提供一种低温多晶硅薄膜晶体管的制造方法，其包括以下步骤：
第一步：在基板1上形成多晶硅薄膜层2，对多晶硅薄膜层2进行图案化处理，获得有源层，在有源层上形成栅绝缘层3。
第二步：先采用氢等离子体对栅绝缘层3进行氢化处理后，然后再沉积形成氧化硅介电层4。
其中，进行氢化处理的时间为10-40s，优选为30s；进行氢化处理后形成第二氮化硅层8，第二氮化硅层8的厚度为
先沉积第二氮化硅层8能够便于干蚀刻时精确的控制栅绝缘层3氧化硅开始蚀刻的时间。
此外，先沉积第二氮化硅层8还可使氢化处理时氢离子迁移到多晶硅层的路径最短。
第三步：在氧化硅介电层4上形成氮化硅介电层5。
形成氮化硅介电层5的同时加入氢气进行氢化处理，其中加入氢气的质量流量为1800-2200sccm，例如2000sccm。
其中，氮化硅介电层5的厚度可根据需要进行调整，例如
第四步：在氮化硅介电层5上形成绝缘层6。
在上述实施例的基础上，本发明还提供一种低温多晶硅薄膜晶体管，包括从下到上依次设置的栅绝缘层、介电层和绝缘层，其通过采用上述的方法制作得到，其中介电层和栅绝缘层之间的界面为同种物质，介电层与绝缘层之间的界面为同种物质，以克服界面兼容性导致的晶界缺陷的问题。
在一个实施例中，如图3所示，介电层包括氧化硅介电层4和位于氧化硅介电层4上的氮化硅介电层5，栅绝缘层3和氧化硅介电层4之间设置有电极层9；栅绝缘层3的下方从下至上依次设置有基板1和多晶硅薄膜层2。
即，从下到上依次为基板1、多晶硅薄膜层2、栅绝缘层3、氧化硅介电层4、氮化硅介电层5和绝缘层6；栅绝缘层3和氧化硅介电层4之间设置有电极层9。
在一个实施例中，如图4所示，介电层包括从下至上依次设置的第一氮化硅层7、氧化硅介电层4和氮化硅介电层5，栅绝缘层3和第一氮化硅层7之间设置有电极层9；栅绝缘层3的下方从下至上依次设置有基板1和多晶硅薄膜层2。
即，从下到上依次为基板1、多晶硅薄膜层2、栅绝缘层3、第一氮化硅层7、氧化硅介电层4、氮化硅介电层5和绝缘层6；栅绝缘层3和第一氮化硅层7之间设置有电极层9。
在一个实施例中，如图5所示，介电层包括从下至上依次设置的第二氮化硅层8、氧化硅介电层4和氮化硅介电层5，栅绝缘层3和第二氮化硅层8之间设置有电极层9；栅绝缘层3的下方从下至上依次设置有基板1和多晶硅薄膜层2。
即，从下到上依次为基板1、多晶硅薄膜层2、栅绝缘层3、第二氮化硅层8、氧化硅介电层4、氮化硅介电层5和绝缘层6；栅绝缘层3和第二氮化硅层8之间设置有电极层9。
虽然已经参考优选实施例对本发明进行了描述，但在不脱离本发明的范围的情况下，可以对其进行各种改进并且可以用等效物替换其中的部件。尤其是，只要不存在结构冲突，各个实施例中所提到的各项技术特征均可以任意方式组合起来。本发明并不局限于文中公开的特定实施例，而是包括落入权利要求的范围内的所有技术方案。
- 还没有人留言评论。精彩留言会获得点赞！