本发明涉及半导体器件技术领域，具体涉及一种具有掩埋悬浮结和周边深沟槽保护结构的碳化硅sbd器件。
背景技术：
sic作为近十几年来迅速发展的宽禁带半导体材料，与其它半导体材料，比如si，gan及gaas相比，sic材料具有宽禁带、高热导率、高载流子饱和迁移率、高功率密度等优点。sic可以热氧化生成二氧化硅，使得sicmosfet及sbd等功率器件和电路的实现成为可能。自20世纪90年代以来，sicmosfet和sbd等功率器件已在开关稳压电源、高频加热、汽车电子以及功率放大器等方面取得了广泛的应用。
目前碳化硅肖特基二极管(schottkybarrierdiodes，以下简称sbd)器件，尤其是高压sbd器件，其击穿电压和导通电阻的优化设计是互相影响和相互矛盾的，获得高击穿电压一般就很难获得低的导通电阻。业界针对传统的器件结构已经提出了一些在保持击穿电压不变来降低导通电阻的方法，其中一种是利用分裂的掩埋悬浮结构来实现的。
掩埋悬浮结构相对于超结结构在浮空埋层的杂质浓度范围要求没超结结构电荷平衡那么高，这是掩埋悬浮结构的最大优点，并且在外延层数较少时工艺实现难度相对较小。然而已有的掩埋悬浮结构的浮空埋层与芯片的划片道是相连接的，这将导致掩埋悬浮结构器件在耐受反向高压时，浮空埋层空间耗尽层必然会与具有高缺陷密度的划片道交叠而导致器件反向漏电增加，本发明的目的就是提出了一种解决这种问题方法。
技术实现要素：
针对现有技术中存在的问题，本发明的目的在于提供一种具有掩埋悬浮结和周边深沟槽保护结构的碳化硅sbd器件，其通过在碳化硅sbd器件元胞中结合掩埋悬浮结构和与其相连的周边深沟槽保护结构，能进一步增强sbd悬浮结器件的耐压能力和抗干扰能力，减少边缘漏电。
为实现上述目的，本发明采用以下技术方案：
一种具有掩埋悬浮结和周边深沟槽保护结构的碳化硅sbd器件，所述碳化硅sbd器件的外延层中肖特基结构区下方分布着一层或多层掩埋构造的多个悬浮p+区构成的均匀离散结构，碳化硅sbd器件的周边jte或者场限环到划片道之间设置有若干个深沟槽保护结构；所述深沟槽保护结构垂直穿透所述均匀离散结构；深沟槽保护结构的深沟槽中填充高介电常数介质、多晶硅或金属。
进一步，所述均匀离散结构的顶层与所述肖特基结构区的p+注入区的垂直距离为0.5-10um。
进一步，所述均匀离散结构为p+方块状阵列结构、p+圆柱状阵列结构、p+六边形阵列结构、p+环块状阵列结构、p+三角形框状结构或p+四角形框状结构。
进一步，所述悬浮p+区是碳化硅n型外延片p+注入后二次外延n-epi形成，或者是碳化硅n型外延片直接高能量注入形成的掩埋p+结。
本发明具有以下有益技术效果：
本技术：
通过在碳化硅sbd器件元胞中结合掩埋悬浮结构和与其相连的周边深沟槽保护结构，能进一步增强sbd悬浮结器件的耐压能力和抗干扰能力，减少边缘漏电。该申请的器件结构的周边深沟槽还可以作为sealring保护芯片内部有源区，使划片的损伤裂纹等终止在沟槽区域，多个深沟槽保护环也可以有助于防止水汽和离子对于芯片有源区域的侵蚀，有利于增长器件的可靠性。
附图说明
图1为现有技术中碳化硅sbd器件结构示意图；
图2为本发明的具有掩埋悬浮结和周边深沟槽保护结构的碳化硅sbd器件的结构示意图；
图3为本发明的一种通过二次外延构造掩埋悬浮p+区均匀离散结构的工艺流程图；
图4为本发明的掩埋悬浮p+区不同掩埋结构的注入掩膜版的示意图。
具体实施方式
下面，参考附图，对本发明进行更全面的说明，附图中示出了本发明的示例性实施例。然而，本发明可以体现为多种不同形式，并不应理解为局限于这里叙述的示例性实施例。而是，提供这些实施例，从而使本发明全面和完整，并将本发明的范围完全地传达给本领域的普通技术人员。
如图1所示，现有技术中碳化硅sbd器件包括阳极1、阴极2、划片道3、n+-sub层以及n—epi层。
如图2所示，本发明提供了一种具有掩埋悬浮结和周边深沟槽保护结构的碳化硅sbd器件，该碳化硅sbd器件的外延层中肖特基结构区下方分布着一层或多层掩埋构造的多个悬浮p+区4构成的均匀离散结构，碳化硅sbd器件的周边jte或者场限环到划片道3之间设置有若干个深沟槽保护结构5；深沟槽保护结构5垂直穿透均匀离散结构；深沟槽保护结构5的深沟槽中填充高介电常数介质、多晶硅或金属。
悬浮p+区是碳化硅n型外延片p+注入后二次外延n-epi形成(如图3所示)，或者是碳化硅n型外延片直接高能量注入形成的掩埋p+结。
均匀离散结构的顶层与肖特基结构区的p+注入区的垂直距离为0.5-10um。
均匀离散结构为p+方块状阵列结构、p+圆柱状阵列结构、p+六边形阵列结构、p+环块状阵列结构、p+三角形框状结构或p+四角形框状结构。不同掩埋结构的注入掩膜版如图4所示。
本申请通过在碳化硅sbd器件元胞中结合掩埋悬浮结构和与其相连的周边深沟槽保护结构，能进一步增强sbd悬浮结器件的耐压能力和抗干扰能力，减少边缘漏电。该申请的器件结构的周边深沟槽还可以作为sealring保护芯片内部有源区，使划片的损伤裂纹等终止在沟槽区域，多个深沟槽保护环也可以有助于防止水汽和离子对于芯片有源区域的侵蚀，有利于增长器件的可靠性。
上面所述只是为了说明本发明，应该理解为本发明并不局限于以上实施例，符合本发明思想的各种变通形式均在本发明的保护范围之内。