技术特征：
技术总结
本发明涉及的半导体装置具有第1电极、第1导电型的第1、第5、第8半导体区域、第2半导体区域、第2导电型的第3、第4、第6、第7、第9半导体区域、栅极电极、及第2电极。第1至第4半导体区域设在第1电极之上。第3半导体区域设在第1半导体区域与第2半导体区域之间，具有比第2半导体区域高的第2导电型的杂质浓度。第4半导体区域在第2方向上与第1及第3半导体区域并列。第9半导体区域设在第6及第7半导体区域的周围，位于第2半导体区域之上，具有比第6半导体区域及第7半导体区域各自高的第2导电型的杂质浓度。第2电极与第6至第9半导体区域电连接。
技术研发人员：玉城朋宏;中村和敏;下条亮平
受保护的技术使用者：株式会社东芝;东芝电子元件及存储装置株式会社
技术研发日：2018.07.27
技术公布日：2019.10.08