晶体管终端结构及其制造方法与流程
本发明涉及半导体制造领域，特别是涉及一种晶体管终端结构，还涉及一种晶体管终端结构的制造方法。
背景技术：
高可靠性终端一般为浮空分压环配合场板的复合终端技术来有效提高晶体管的终端可靠性，这种结构为了poly场板的放置及提升各浮空环的耐压水平，浮空环间距比较宽，虽然常温和高温耐压可靠性良好，但整个终端结构比较长，经济廉价性较差，市场竞争力不足，严重制约高品质产品的市场化和普及化。
技术实现要素：
基于此，有必要提供一种面积较小的晶体管终端结构及其制造方法。
一种晶体管终端结构，所述终端结构在平面上环状包围晶体管的有源区，所述终端结构包括衬底、衬底上的截止环和衬底上的多个分压环，各分压环设于截止环与有源区和终端结构的分界处的主结之间；其特征在于，还包括多个沟槽多晶硅场板，分布于最靠近所述主结的一分压环与所述截止环之间的衬底中，每两个相邻的分压环之间设置的沟槽多晶硅场板不超过一个。
在其中一个实施例中，至少部分所述沟槽多晶硅场板设于两相邻分压环的中点。
在其中一个实施例中，各所述相邻分压环之间有且仅有一个沟槽多晶硅场板，第一分压环与所述截止环之间设有第一场板，所述第一分压环是所述终端结构最靠近所述截止环的一分压环，所述第一场板是沟槽多晶硅场板。
在其中一个实施例中，所述第一场板与所述第一分压环的间距小于截止间距的二分之一、大于离所述第一场板最近的一沟槽多晶硅场板与离所述第一分压环最近的一分压环的间距。
在其中一个实施例中，第二分压环与所述主结之间不设置沟槽多晶硅场板，所述第二分压环是距主结最近的一分压环；所述晶体管终端结构还包括设于所述衬底上、从所述主结向所述第二分压环延伸的第一金属场板。
在其中一个实施例中，所述第一金属场板的长度大于或等于1微米、小于或等于所述主结与所述第二分压环的间距。
在其中一个实施例中，还包括第二金属场板，所述第二金属场板从所述截止环上向所述第一分压环延伸且与所述截止环电连接，所述第二金属场板的长度小于截止间距的二分之一。
在其中一个实施例中，所述截止环的导电类型与各所述分压环相反。
上述晶体管终端结构，通过沟槽多晶硅场板取代传统的水平多晶硅场板方案，能够在保证与传统方案有同样耐压的前提下缩小了分压环间距，从而能够缩短终端结构整体尺寸，体现了较好的终端性价比和经济性。
一种晶体管终端结构的制造方法，所述终端结构在平面上环状包围晶体管的有源区，所述方法包括：提供衬底，所述衬底上形成有第一掩膜层，所述第一掩膜层开设有分压环掺杂窗口；通过所述分压环掺杂窗口注入第二导电类型杂质以在所述衬底上形成多个分压环；在所述衬底上形成硬掩膜层，所述硬掩膜层开设有沟槽窗口，所述硬掩膜层和所述沟槽窗口位于所述有源区和所述终端结构；在所述沟槽窗口下方刻蚀出沟槽，所述沟槽包括有源区沟槽和多个终端沟槽，各所述终端沟槽位于相邻的分压环之间及距所述有源区最远的一分压环的外侧；在所述有源区沟槽内表面和各终端沟槽内表面形成栅介质层；淀积多晶硅并反刻从而在各所述终端沟槽内形成沟槽多晶硅场板，每两个相邻的分压环之间设置的沟槽多晶硅场板不超过一个；在所述衬底上形成第二掩膜层，所述第二掩膜层开设有截止环注入窗口；通过所述截止环注入窗口注入第一导电类型杂质以在所述衬底上形成截止环，所述第一导电类型和第二导电类型为相反的导电类型。
在其中一个实施例中，所述在所述沟槽窗口下方刻蚀出沟槽的步骤是采用干法刻蚀工艺，所述在所述有源区沟槽内表面和各终端沟槽内表面形成栅介质层的步骤之前，还包括在所述沟槽内表面热生长牺牲氧化层并用氢氟酸溶液去除所述牺牲氧化层的步骤。
上述晶体管终端结构的制造方法，沟槽多晶硅场板是和有源区的沟槽同步制造，因此沟槽多晶硅场板的制造不需要额外的光刻版与工序，可以节约制造成本。
附图说明
为了更好地描述和说明这里公开的那些发明的实施例和/或示例，可以参考一幅或多幅附图。用于描述附图的附加细节或示例不应当被认为是对所公开的发明、目前描述的实施例和/或示例以及目前理解的这些发明的最佳模式中的任何一者的范围的限制。
图1是晶体管的有源区以及终端结构的俯视图；
图2是一实施例中晶体管终端结构的剖面示意图；
图3是一实施例中晶体管终端结构的制造方法的流程图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
本文所使用的半导体领域词汇为本领域技术人员常用的技术词汇，例如对于p型和n型杂质，为区分掺杂浓度，简易的将p+型代表重掺杂浓度的p型，p型代表中掺杂浓度的p型，p-型代表轻掺杂浓度的p型，n+型代表重掺杂浓度的n型，n型代表中掺杂浓度的n型，n-型代表轻掺杂浓度的n型。
图1为晶体管的有源区200以及终端结构300的俯视图，终端结构300在平面上环状包围晶体管的有源区200。终端结构300的作用是保障器件的反向击穿电压，提升反向击穿可靠性。
请一并查看图2，终端结构300包括衬底、衬底上的截止环26和衬底上的多个分压环24。在图2所示的实施例中，衬底包括基底10和基底10上的外延层12，各分压环24是从外延层12的上表面向下扩展一定深度，且各分压环24设于截止环26与主结22之间(主结22位于有源区200和终端结构300的分界处)。终端结构300还包括多个沟槽多晶硅场板42，分布于分压环24b(分压环24b是离主结22最近的一分压环)与截止环26之间的衬底中。沟槽多晶硅场板42是在沟槽内填充有多晶硅的结构，在图2所示实施例中，各沟槽多晶硅场板42从外延层12的上表面向下延伸一定深度，每两个相邻的分压环24之间设置的沟槽多晶硅场板42不超过一个。在一个实施例中，基底10为硅片，基底10和外延层12均为第一导电类型，各分压环24的主要作用是将器件内部第二导电类型杂质对第一导电类型杂质曲面结的反压水平提升至第一导电类型掺杂的外延层12的平面结状态。
在一个实施例中，分压环24的导电类型与截止环26相反，截止环26具有第一导电类型，分压环24具有第二导电类型。在本实施例中，第一导电类型是n型，第二导电类型是p型；在另一个实施例中，也可以第一导电类型是p型，第二导电类型是n型。
上述晶体管的终端结构，通过沟槽多晶硅场板取代传统的水平多晶硅场板方案，沟槽多晶硅场板将电场尖峰引入到衬底/外延层内部，保证反压能力(反向击穿电压)，能够起到与水平多晶硅场板类似的耐压作用，能够在保证与传统方案有同样耐压的前提下缩小了分压环间距，从而能够缩短终端结构整体尺寸，体现了较好的终端性价比和经济性。即传统方案受限于终端尺寸长度较长而性价比较低，且芯片整体尺寸较大，不利于产品的升级换代和国家节能减排的理念。为了体现终端结构的高可靠性、廉价性及高性价比，而又不增加其他成本，将水平多晶硅场板替换为垂直放置的沟槽多晶硅场板，而场板的应用作用又未变化，且多晶硅场板垂直放置后，分压环间距又可以适当缩短，终端整体尺寸长度可以缩减20％～50％，有较强的终端经济性，且该发明终端结构又能保持或改善终端反压耐压能力、可靠性、经济性及较高的性价比，适合沟槽栅极型mos、igbt等新型器件的终端设计需求，本发明极大地增加了沟槽栅极型功率器件晶体管的市场竞争力和利润，提高了企业的知名度和品牌度。
在一个实施例中，沟槽多晶硅场板42包括多晶硅和位于多晶硅与沟槽的槽壁/槽底之间的栅介质层。在一个实施例中，栅介质层的材质为硅氧化物，例如二氧化硅。在一个实施例中，栅介质层厚度为
在图2所述实施例中，外延层12上表面还设有屏蔽氧化层30。
在图2所示实施例中，每两个相邻分压环24的中点均设置有一沟槽多晶硅场板42，且分压环24a(分压环24a是离截止环26最近的一分压环)与截止环26之间也设有一沟槽多晶硅场板42，我们将其命名为第一场板。
在一个实施例中，第一场板与第一分压环24a的间距小于截止间距的二分之一、大于离第一场板最近的一沟槽多晶硅场板42与分压环24c(分压环24c是离第一分压环24a最近的一分压环)的间距。截止间距指分压环24a与截止环26的间距。
在图2所示实施例中，第二分压环24b(第二分压环24b是距主结22最近的一分压环)与主结22之间不设置沟槽多晶硅场板42，而是设置从主结22上向第二分压环24b延伸的第一金属场板44a，第一金属场板44a与主结22电连接。在一个实施例中，第二分压环24b与主结22的间距要小于其他所有相邻分压环24的环间距，即第二分压环24b与主结22的间距较短，因此设置平行场板结构的第一金属场板44a会更好地改善主结22处的尖峰电场。
在一个实施例中，第一金属场板44a的长度大于或等于1微米、小于或等于主结22与第二分压环24b的间距。可以理解的，第一金属场板44a长度如太短则起不到效果，而如果太长、比如延伸到第二分压环24b，则也起不到效果。
在图2所示的实施例中，晶体管的终端结构还包括第二金属场板44b，第二金属场板44b与截止环26电连接，从截止环26上向第一分压环24a延伸，从而达到等电位截止的效果。在一个实施例中，第二金属场板44b的长度小于截止间距的二分之一。
在一个实施例中，第一金属场板44a和第二金属场板44b的厚度为1～10μm。
在一个实施例中，从内到外(即从主结22指向截止环26的方向)，各分压环24的环间距按一定步距逐渐增加。环间距的变化值可以按一定公式或仿真计算得到。
在一个实施例中，各分压环24的结深≥1μm，宽度≥1μm；其中宽度指图2中左右方向的长度。
在一个实施例中，截止环26的结深≥0.2μm，宽度≥0.2μm；其中宽度指图2中左右方向的长度。
本申请还提供一种晶体管终端结构的制造方法，可以用于制造上述任一实施例所述的晶体管终端结构。图3是一实施例中晶体管终端结构的制造方法的流程图，包括：
s310，提供衬底。
衬底上形成有第一掩膜层，第一掩膜层开设有分压环掺杂窗口。在一个实施例中，衬底为第一导电类型的、具有两个相对主面的半导体外延硅片，并在第一主面形成有第一氧化硅层，即屏蔽氧化层。在一个实施例中，是热生长0.01μm～5μm厚的屏蔽氧化层。本实施例选择性地光刻并刻蚀第一氧化硅层，界定出分压环掺杂窗口。在一个实施例中，高温热生长形成屏蔽氧化层的步骤是单独工序作业而成。在一个实施例中，分压环掺杂窗口的光刻为单独光刻工步形成。
s320，通过分压环掺杂窗口注入第二导电类型杂质以在衬底上形成多个分压环。
在本实施例中，第一导电类型是n型，第二导电类型是p型；在另一个实施例中，也可以第一导电类型是p型，第二导电类型是n型。在本实施例中，离子注入后通过高温推阱形成一定掺杂结深的p+分压环，分压环形成于衬底上的外延层中，分压环的结深要精确控制。在一个实施例中，步骤s320注入的第二导电类型杂质是硼b11(11表示相对原子质量)，在注入前，
s330，在衬底上形成开设有沟槽窗口的硬掩膜层。
在一个实施例中，是去除步骤s320形成的光刻胶层后，于第一主面化学气相淀积硅氧化物(例如二氧化硅)作为硬掩膜层，再于硬掩膜层上涂覆光刻胶并光刻显影，然后刻蚀硬掩膜层形成沟槽窗口。为了节约成本，可以将终端结构的沟槽和有源区的沟槽一起形成，因此有源区和终端结构均形成有沟槽窗口。在一个实施例中，淀积的二氧化硅厚度为0.01μm～5μm。
s340，在沟槽窗口下方刻蚀出有源区沟槽和多个终端沟槽。
在一个实施例中，是去除步骤s330形成的光刻胶层后，以开有沟槽窗口的硬掩膜层为刻蚀阻挡层，通过干法刻蚀在有源区和终端结构刻出一定宽度和深度的沟槽。各终端沟槽位于相邻的分压环之间及距有源区最远的一分压环的外侧。
s350，在有源区沟槽内表面和各终端沟槽内表面形成栅介质层。
在一个实施例中，是热生长一定厚度的栅氧化层作为栅介质层。对于干法刻蚀沟槽的实施例，可以先在沟槽内表面热生长牺牲氧化层，再用氢氟酸溶液去除牺牲氧化层，之后再生长栅氧化层。由于干法刻蚀对沟槽内表面的损伤较大，会导致表面形成毛糙和颗粒，因此形成牺牲氧化层能够改善沟槽内表面的界面态。在一个实施例中，生长的牺牲氧化硅层厚度为0.01～2.0μm，栅氧化层厚度为
s360，淀积多晶硅并反刻从而在各终端沟槽内形成沟槽多晶硅场板。
在一个实施例中，是于第一主面上淀积掺杂多晶硅层，并反刻淀积厚度的多晶硅层，这样除了沟槽内的多晶硅外，外延层表面其他多余多晶硅会被刻蚀干净，且刻蚀不需要光刻版。每两个相邻的分压环之间设置的沟槽多晶硅场板不超过一个。在一个实施例中，多晶硅淀积是采用低温低压化学反应淀积工艺。在一个实施例中，还需要在掺杂多晶硅层上表面热生长氧化层以对沟槽内的多晶硅进行屏蔽。该氧化层能够将沟槽多晶硅场板屏蔽在外延层内部，从而起到多晶硅场板的作用。在一个实施例中，多晶硅同样淀积进有源区沟槽中，并且在其上热生长氧化层；即终端结构的沟槽、栅氧化层、多晶硅淀积及屏蔽氧化与有源区工艺步骤一起完成，终端沟槽的深度、栅氧化层厚度、多晶及屏蔽氧化厚度等参数均与有源区一致。沟槽多晶硅场板的宽度可依据反压要求适当增加来保证终端的耐压效果。
在一个实施例中，沟槽多晶硅场板的深度为0.5～50μm，场板宽度为0.1～2.0μm，掺杂多晶硅电阻率为1～100ω/□。在一个实施例中，沟槽多晶硅场板的电阻率要精确控制。在一个实施例中，掺杂多晶硅是第一导电类型掺杂。
s370，在衬底上形成第二掩膜层，第二掩膜层开设有截止环注入窗口。
在本实施例中，是选择性地掩蔽光刻形成截止环注入窗口。
s380，通过截止环注入窗口注入第一导电类型杂质以在衬底上形成截止环。
在一个实施例中，注入后高温推阱形成有效的n+截止环，截止环形成于衬底上的外延层中，截止环的结深要精确控制。在一个实施例中，截止环的高温推阱温度低于分压环的高温推阱温度。在一个实施例中，步骤s370与s380和有源区的第一导电类型杂质掺杂步骤一起完成。
在一个实施例中，步骤s380注入的第一导电类型杂质是磷p31(31表示相对原子质量)或砷，在注入前，
上述晶体管终端结构的制造方法，沟槽多晶硅场板是和有源区的沟槽同步制造，因此沟槽多晶硅场板的制造不需要额外的光刻版与工序，可以节约制造成本。
在一个实施例中，步骤s380之后还包括：
在第一主面的屏蔽氧化层上形成介质层。在一个实施例中，于多晶场板和第二氧化层表面淀积形成掺p31的介质层。在一个实施例中，介质层是低温低压化学反应淀积形成。在一个实施例中，介质层的材质为psg(磷硅玻璃)，在另一个实施例中，介质层的材质为bpsg(硼磷硅玻璃)。介质层能够隔离各分压环和沟槽多晶场板，提高终端结构的可靠性。在一个实施例中，淀积介质层后进行高温回流处理，以增强介质层的致密性和平滑性。
刻蚀介质层形成接触孔。选择性掩蔽光刻并刻蚀出接触孔。在一个实施例中接触孔尺寸≥0.5μm×0.5μm。在一个实施例中，接触孔的光刻为单独光刻工步形成。
形成金属场板。包括在外延层上形成从主结向第二分压环延伸、且与主结电连接的第一金属场板，和从截止环上向第一分压环延伸且与截止环电连接的第二金属场板。第一金属场板的长度大于或等于1微米、小于或等于主结与第二分压环的间距，第二金属场板的长度小于截止间距的二分之一。在一个实施例中，金属场板为铝层，可以使用真空物理蒸镀淀积铝层的工艺。在一个实施例中，金属场板的光刻为单独光刻工步形成。
用300～500℃低温对终端结构进行合金退火10～60分钟，以消除表面态，改善接触。
综上，终端结构中分压环、沟槽多晶硅场板、接触孔、金属场板为分步光刻制造。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
- 还没有人留言评论。精彩留言会获得点赞！