半导体结构的形成方法与流程

1.本发明涉及半导体制造领域，尤其是涉及一种半导体结构的形成方法。


背景技术：

2.现有技术中，为了克服短沟道效应，提出了鳍式场效应晶体管的立体器件结构，鳍式场效应晶体管是具有鳍型沟道结构的晶体管，鳍式场效应晶体管利用薄鳍的几个表面作为沟道，从而可以防止传统晶体管中的短沟道效应，同时可以增大工作电流。
3.然而，随着半导体工业在追求更高的器件密度，现有的鳍型沟道结构的关键尺寸需要进一步缩小，从而，鳍型沟道的尺寸也被缩小，导致鳍式场效应晶体管的工作电流减小，无法满足器件性能需求。为了在满足更高的器件密度的同时，增大鳍式场效应晶体管的工作电流，提出了一种具有应变鳍部的半导体结构，由于相比传统的鳍型沟道结构的材料，应变鳍部的材料内的能够具有更大的应力，有利于增加鳍型沟道内的电子迁移率，从而，在满足更高的器件密度的同时，还能够满足器件性能需求。
4.因此，亟需提出一种形成上述应变鳍部的方法。


技术实现要素：

5.本发明解决的技术问题是提出一种半导体结构的形成方法，以形成应变鳍部，并且，在形成应变鳍部的基础上，能够更自由的选择形成应变鳍部的工艺和应变鳍部的材料、提高半导体结构的集成度，同时，使相邻应变鳍部间、以及应变鳍部和其他半导体器件间实现电绝缘。
6.为解决上述技术问题，本发明的技术方案提供一种半导体结构的形成方法，包括：提供初始衬底，所述初始衬底包括第一区，并且，在第一区的初始衬底上具有若干相互分立的初始第一鳍部；在所述第一区的初始第一鳍部侧壁面形成第二应变鳍部；以所述第二应变鳍部为掩膜，刻蚀所述初始衬底和第一区上的初始第一鳍部，形成衬底、以及位于第一区的衬底和第二应变鳍部之间的第二无效鳍部，并且，在每个第二无效鳍部上的相邻第二应变鳍部之间，形成延伸至第二无效鳍部内的隔离开口。
7.可选的，形成所述初始衬底、以及位于第一区的初始衬底上的若干初始第一鳍部的方法包括：提供基底，在所述第一区的基底上形成若干相互分立的第一掩膜结构；以所述第一区上的第一掩膜结构为掩膜，刻蚀所述基底，形成初始衬底、以及位于第一区的初始衬底上的若干初始第一鳍部。
8.可选的，形成所述第一掩膜结构的工艺包括自对准多重图案成形工艺。
9.可选的，在所述第一区的初始第一鳍部侧壁面形成第二应变鳍部的方法包括：在第一区的初始衬底表面、以及第一区上的初始第一鳍部和第一掩膜结构表面形成第二应变鳍部材料膜；刻蚀所述第二应变鳍部材料膜，直至暴露出第一区上的第一掩膜结构顶面和第一区的初始衬底表面。
10.可选的，形成所述衬底以及第二无效鳍部的方法还包括：在以第二应变鳍部为掩
膜刻蚀第一区的初始第一鳍部前，在以第二应变鳍部为掩膜的同时，还以第一区上的第一掩膜结构为掩膜，刻蚀第一区的初始衬底，在第一区形成所述衬底以及所述第二无效鳍部。
11.可选的，还包括：在形成所述衬底和第二无效鳍部后，去除所述第一掩膜结构。
12.可选的，所述去除第一掩膜结构的方法包括：在第一区的衬底表面形成初始第二介质结构，所述初始第二介质结构覆盖所述第二无效鳍部和第二应变鳍部侧壁面；以所述初始第二介质结构和第二应变鳍部为掩膜，刻蚀所述第一掩膜结构，直至暴露出初始第一鳍部顶面。
13.可选的，还包括：在以第二应变鳍部为掩膜刻蚀第一区的初始第一鳍部前，平坦化所述初始第二介质结构和第二应变鳍部，直至所述初始第二介质结构表面和第二应变鳍部顶面与初始第一鳍部顶面齐平。
14.可选的，形成所述隔离开口的方法包括：在第一区的衬底表面形成初始第二介质结构，所述初始第二介质结构覆盖所述第二无效鳍部和第二应变鳍部侧壁面；以所述初始第二介质结构和第二应变鳍部为掩膜，刻蚀第一区的初始第一鳍部和部分第二无效鳍部，直至形成所述隔离开口。
15.可选的，还包括：在隔离开口内及衬底表面形成覆盖第二无效鳍部侧壁面的第一介质结构。
16.可选的，形成所述第一介质结构的方法包括：在形成所述初始第二介质结构和隔离开口后，在所述隔离开口内形成初始第三介质结构；刻蚀所述初始第二介质结构和初始第三介质结构，直至形成与第二无效鳍部顶面齐平的第二介质结构和第三介质结构，所述第二介质结构和第三介质结构构成所述第一介质结构。
17.可选的，所述初始衬底还包括第二区，并且，所述第二区的初始衬底上也具有若干相互分立的初始第一鳍部。
18.可选的，还包括：在形成所述第二应变鳍部前，在所述第二区的初始衬底表面、第二区上的初始第一鳍部表面形成保护层；在形成所述第二应变鳍部后，去除所述保护层。
19.可选的，形成所述初始衬底、以及位于第一区和第二区的初始衬底上的若干初始第一鳍部的方法包括：提供基底，在所述第一区和第二区的基底上形成若干相互分立的第一掩膜结构；以所述第一区和第二区上的第一掩膜结构为掩膜，刻蚀所述基底，形成初始衬底、以及位于第一区和第二区的初始衬底上的若干初始第一鳍部。
20.可选的，还包括：在以所述第二应变鳍部为掩膜，刻蚀所述第一区的初始衬底的同时，还以所述第二区的第一掩膜结构为掩膜，刻蚀所述第二区的初始衬底，在第二区的衬底上形成若干相互分立的第一鳍部。
21.可选的，还包括：在形成所述第一鳍部后，且在形成所述隔离开口前，在所述第二区的衬底表面形成覆盖第一鳍部侧壁的初始第四介质结构，并且，在第二区的第一鳍部顶面及初始第四介质结构顶面形成阻挡层。
22.可选的，还包括：在第二区的衬底表面形成第四介质结构，所述第四介质结构覆盖部分第二区上的第一鳍部侧壁面。
23.可选的，所述初始衬底的材料包括硅，所述第二应变鳍部的材料包括硅锗。
24.可选的，所述隔离开口的深度范围为800埃至1200埃。。
25.与现有技术相比，本发明的技术方案具有以下有益效果：
26.在本发明技术方案中的半导体结构的形成方法中，由于在所述第一区上的初始第一鳍部侧壁面形成第二应变鳍部，一方面，能够更自由地选择第二应变鳍部的材料、对第二应变鳍部的形成工艺类型限制也更少，从而，在提供形成具有应变鳍部的半导体结构的形成方法的基础上，提高了形成第二应变鳍部的工艺和材料的可选择自由度；另一方面，能够通过采用近似自对准多重图案成形工艺，形成宽度小于曝光极限的第二应变鳍部，同时，当采用自对准多重图案成形工艺形成初始第一鳍部时，同一个初始第一鳍部侧壁面上，相邻的第二应变鳍部之间的间距也能够小于曝光极限，从而，能够减小第二应变鳍部的关键尺寸大小，并增加第二应变鳍部的密度，以在提供形成具有应变鳍部的半导体结构的形成方法的基础上，能够提高半导体结构的集成度。同时，由于形成了第二无效鳍部、以及贯穿每个第二无效鳍部上相邻第二应变鳍部并延伸至第二无效鳍部内的隔离开口，因此，后续通过在第二无效鳍部之间、以及隔离开口内形成顶面低于第二应变鳍部的第一介质结构，能够实现相邻第二应变鳍部之间、以及第二应变鳍部与其他半导体结构之间的电绝缘。
附图说明
27.图1至图8是本发明实施例中的半导体结构的形成方法各步骤的剖面结构示意图。
具体实施方式
28.如背景技术所述，为了实现具有应变鳍部的半导体结构，以在满足更高的器件密度的同时，还能够满足器件性能需求，因此，亟需提出一种能够形成具有应变鳍部的半导体结构的方法。
29.为了解决上述问题，本发明技术方案提供一种半导体结构的形成方法，通过在第一区上的初始第一鳍部侧壁面形成第二应变鳍部，并且以第二应变鳍部为掩膜，刻蚀初始衬底和第一区的初始第一鳍部，能够形成位于第一区的衬底和第二应变鳍部之间的第二无效鳍部，并且，在每个第二无效鳍部上相邻第二应变鳍部之间，形成延伸至第二无效鳍部内的隔离开口，提供了形成具有应变鳍部的半导体结构的形成方法，在此基础上，还能够提高半导体结构的集成度，同时，实现相邻第二应变鳍部之间、以及第二应变鳍部与其他半导体结构之间的电绝缘，并且，能够更自由的选择第二应变鳍部的材料。
30.为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
31.需要注意的是，本说明书中的“表面”，用于描述空间的相对位置关系，并不限定于是否直接接触。
32.图1至图8是本发明实施例中的半导体结构的形成方法各步骤的剖面结构示意图。
33.请参考图1，提供初始衬底100。
34.在本实施例中，所述初始衬底100包括第一区i和第二区ii。在第一区i的初始衬底100上具有若干相互分立的初始第一鳍部101，并且，在第二区ii的初始衬底100上也具有若干相互分立的初始第一鳍部101。
35.在其他实施例中，初始衬底不包括第二区。
36.在本实施例中，形成所述初始衬底100、以及分别位于第一区i和第二区ii的初始衬底100上的若干初始第一鳍部101的方法包括：提供基底(未图示)，在所述第一区i和第二
区ii的基底上形成若干相互分立的第一掩膜结构110；以所述第一区i和第二区ii上的第一掩膜结构110为掩膜，刻蚀所述基底，形成初始衬底100、位于第一区i的初始衬底100上的若干初始第一鳍部101、以及位于第二区ii的初始衬底100上的若干初始第一鳍部101。
37.所述基底的材料为半导体材料。
38.在本实施例中，所述基底的材料为硅。相应的，所述初始衬底100和初始第一鳍部101的材料为硅。
39.在其他实施例中，所述基底的材料包括碳化硅、硅锗、
ⅲ-ⅴ
族元素构成的多元半导体材料、绝缘体上硅(soi)或者绝缘体上锗(goi)等。其中，
ⅲ-ⅴ
族元素构成的多元半导体材料包括inp、gaas、gap、inas、insb、ingaas或者ingaasp等。
40.在本实施例中，刻蚀所述基底的工艺包括干法刻蚀工艺或者湿法刻蚀工艺中的至少一种。
41.在本实施例中，所述第一掩膜结构110的材料为氮化硅。
42.在其他实施例中，所述第一掩膜结构的材料包括碳氮化硅或碳化硅等。
43.在本实施例中，形成所述第一掩膜结构110的工艺包括自对准多重图案成形工艺，例如是自对准二重图案成形工艺、自对准四重图案成形工艺等。
44.通过采用自对准多重图案成形工艺形成第一掩膜结构110，能够使相邻第一掩膜结构110的间距及第一掩膜结构110的宽度小于曝光极限尺寸，因此，相邻初始第一鳍部101之间的间距、以及初始第一鳍部101的宽度也能够小于曝光极限尺寸，从而，能够增加后续在初始第一鳍部101侧壁面形成的第二应变鳍部的器件密度，以提高半导体结构的集成度。
45.在其他实施例中，形成第一掩膜结构的方法包括：在基底表面形成第一掩膜结构材料层；在第一掩膜结构材料层表面形成第一光刻胶图形层；以所述光刻胶图形层为掩膜，刻蚀所述第一掩膜结构材料层，直至暴露出所述基底表面。
46.后续，在所述第一区i的初始第一鳍部101侧壁面形成第二应变鳍部。
47.由于在所述第一区i上的初始第一鳍部101侧壁面形成第二应变鳍部，一方面，能够更自由地选择第二应变鳍部的材料、对第二应变鳍部的形成工艺类型限制也更少，从而，在提供形成具有应变鳍部的半导体结构的形成方法的基础上，提高了形成第二应变鳍部的工艺和材料的可选择自由度。另一方面，能够通过采用近似自对准多重图案成形工艺，形成宽度小于曝光极限的第二应变鳍部，同时，当采用自对准多重图案成形工艺形成初始第一鳍部101时，同一个初始第一鳍部101侧壁面上，相邻的第二应变鳍部之间的间距也能够小于曝光极限，从而，能够减小第二应变鳍部的关键尺寸大小，并增加第二应变鳍部的密度，以在提供形成具有应变鳍部的半导体结构的形成方法的基础上，能够提高半导体结构的集成度。
48.具体形成第二应变鳍部的步骤请参考图2至图3。
49.请参考图2，在第一区i的初始衬底100表面、以及第一区i上的初始第一鳍部101和第一掩膜结构110表面形成第二应变鳍部材料膜120。
50.所述第二应变鳍部材料膜120为形成第二应变鳍部提供材料。
51.在本实施例中，所述第二应变鳍部的材料与初始衬底100的材料不同。
52.所述第二应变鳍部材料膜120的材料包括硅锗。相应的，所述第二应变鳍部的材料包括硅锗。
53.在本实施例中，形成所述第二应变鳍部材料膜120的方法为外延生长工艺。
54.在其他实施例中，形成第二应变鳍部材料膜的方法包括沉积工艺，所述沉积工艺例如是化学气相沉积工艺(cvd)、物理气相沉积工艺(pvd)或原子层沉积工艺(ald)等。
55.在本实施例中，在形成所述第二应变鳍部材料膜120前，在所述第二区ii的初始衬底100表面、第二区ii上的初始第一鳍部101表面形成保护层130。
56.形成所述保护层130的目的在于：在形成第二应变鳍部材料膜120、以及后续刻蚀第二应变鳍部材料膜120以形成第二应变鳍部的过程中，减少形成第二应变鳍部材料膜120的工艺、以及刻蚀第二应变鳍部材料膜120的工艺，对第二区ii的初始衬底100表面、以及第二区ii上的初始第一鳍部101表面的影响，以提高后续在第二区ii所形成的半导体器件的性能和可靠性。
57.在本实施例中，由于后续形成第二无效鳍部前，未去除所述第一掩膜结构110，因此，所述保护层130还位于所述第一掩膜结构110表面。具体而言，所述保护层130表面高于所述第一掩膜结构110表面。
58.在本实施例中，形成所述保护层130的方法包括：在所述第一区i和第二区ii的初始衬底100表面、第一区i上的初始第一鳍部101和第一掩膜结构110表面、以及第二区ii上的初始第一鳍部101和第一掩膜结构110表面形成保护层材料层(未图示)；在所述保护层材料层表面形成保护层掩膜结构(未图示)，所述保护层掩膜结构暴露出所述第一区i上的保护层材料层表面；以所述保护层掩膜结构为掩膜，刻蚀所述保护层材料层，直至去除第一区i上的保护层材料层。
59.形成所述保护层材料层的工艺包括旋涂工艺或沉积工艺，所述沉积工艺例如是化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺等。
60.刻蚀所述保护层材料层的工艺包括干法刻蚀工艺或者湿法刻蚀工艺中的至少一种。
61.所述保护层130的材料与所述第一掩膜结构110的材料不同。
62.在本实施例中，所述保护层130的材料为氧化物。
63.需要说明的是，由于形成第二应变鳍部材料膜120的工艺为外延生长工艺，而保护层130的材料为氧化物，因此，第二应变鳍部材料膜120的材料不会在保护层130表面生长。
64.请参考图3，刻蚀所述第二应变鳍部材料膜120，直至暴露出第一区i上的第一掩膜结构顶面110和第一区i的初始衬底100表面，以在所述第一区i的初始第一鳍部101侧壁面形成第二应变鳍部121。
65.具体而言，在本实施例中，采用各向异性的刻蚀工艺，以所述保护层130为掩膜，刻蚀所述第二应变鳍部材料膜120，直至去除水平方向上的第二应变鳍部材料膜120，形成所述第二应变鳍部121。
66.由于通过形成第二应变鳍部材料膜120后，采用各向异性的刻蚀工艺，去除水平方向上的第二应变鳍部材料膜120，形成第二应变鳍部121，因此，第二应变鳍部121的宽度通过第二应变鳍部材料膜120的厚度定义，同时，由于第二应变鳍部材料膜120的厚度能够不受曝光显影工艺的曝光极限尺寸限制，因此，能够形成宽度小于曝光极限尺寸的第二应变鳍部121。
67.在本实施例中，刻蚀所述第二应变鳍部材料膜120的工艺为干法刻蚀工艺。
68.在本实施例中，在形成所述第二应变鳍部121后，去除所述保护层130。
69.在本实施例中，去除所述保护层130的工艺为湿法刻蚀工艺。
70.在其他实施例中，去除保护层130的工艺还包括干法刻蚀工艺等。
71.由于保护层130的材料和第一掩膜结构110的材料、第二应变鳍部121的材料、初始衬底100、以及初始第一鳍部101的材料不同，因此，通过调整去除保护层130的刻蚀工艺的工艺参数，能够使所述刻蚀工艺对保护层130的材料和第一掩膜结构110的材料之间、保护层130的材料和第二应变鳍部121的材料之间、保护层130的材料和初始衬底100以及初始第一鳍部101的材料之间，均具有较高的刻蚀选择比，从而，在去除保护层130的刻蚀过程中，能够减少刻蚀工艺对第一掩膜结构110、第二应变鳍部121、初始衬底100、以及初始第一鳍部101的损伤。
72.接着，以所述第二应变鳍部121为掩膜，刻蚀所述初始衬底100和第一区i上的初始第一鳍部101，形成衬底、以及位于第一区i的衬底和第二应变鳍部121之间的第二无效鳍部，并且，在每个第二无效鳍部上的相邻第二应变鳍部121之间，形成延伸至第二无效鳍部内的隔离开口。
73.由于形成了第二无效鳍部、以及贯穿每个第二无效鳍部上的相邻第二应变鳍部并延伸至第二无效鳍部内的隔离开口，因此，后续通过在第二无效鳍部之间、以及隔离开口内形成顶面低于第二应变鳍部121的第一介质结构，能够实现相邻第二应变鳍部121之间、以及第二应变鳍部121与其他半导体结构之间的电绝缘。
74.具体形成所述第二无效鳍部和隔离开口的步骤请参考图4至图6。
75.请参考图4，以所述第二应变鳍部121刻蚀第一区i的初始衬底100，形成衬底102、以及位于第一区i的衬底102和第二应变鳍部121之间的第二无效鳍部103。
76.由于所述第二应变鳍部121的材料与初始衬底100的材料不同，因此，以所述第二应变鳍部121刻蚀第一区i的初始衬底100的过程中，通过调整所述刻蚀工艺的工艺参数，能够实现使所述刻蚀工艺对所述初始衬底100与第二应变鳍部121具有较大的刻蚀选择比，以在形成第二无效鳍部103的同时，减少所述刻蚀工艺对第二应变鳍部121的损伤。
77.在本实施例中，在以第二应变鳍部121为掩膜的同时，还以第一区i上的第一掩膜结构110为掩膜，刻蚀第一区i的初始衬底100，在第一区i形成所述衬底102以及所述第二无效鳍部103。
78.以所述第一掩膜结构110为掩膜的目的在于：在形成第二无效鳍部103的刻蚀过程中，避免第一区i的初始第一鳍部101被刻蚀，从而，能够通过不同的刻蚀过程，分别针对性的形成第二无效鳍部103和隔离开口，以提高第二无效鳍部103与隔离开口的尺寸精度、增大刻蚀工艺窗口。
79.在其他实施例中，在以第二应变鳍部为掩膜刻蚀初始衬底前，去除第一区的第一掩膜结构，并且，在以第二应变鳍部为掩膜刻蚀初始衬底的同时，还以第二应变鳍部为掩膜，刻蚀第一区的初始第一鳍部，从而，同时形成衬底、位于第一区的衬底和第二应变鳍部之间的第二无效鳍部、以及位于每个第二无效鳍部上的相邻第二应变鳍部之间且延伸至第二无效鳍部内的隔离开口。从而，简化了形成半导体结构的步骤和时间。
80.在本实施例中，以所述第二应变鳍部121刻蚀第一区i的初始衬底100的工艺包括干法刻蚀工艺。
81.在其他实施例中，以所述第二应变鳍部刻蚀第一区的初始衬底的工艺包括湿法刻蚀工艺。
82.在本实施例中，在以所述第二应变鳍部121和第一区i的第一掩膜结构110为掩膜，刻蚀所述第一区i的初始衬底100的同时，还以所述第二区ii的第一掩膜结构110为掩膜，刻蚀所述第二区ii的初始衬底100，在第二区ii的衬底102上形成若干相互分立的第一鳍部104。
83.请参考图5，在形成所述第二无效鳍部103后，去除第一区i的第一掩膜结构110。
84.具体而言，所述去除第一区i的第一掩膜结构110的方法包括：在第一区i的衬底102表面形成初始第二介质结构140，所述初始第二介质结构140覆盖所述第二无效鳍部103和第二应变鳍部121侧壁面；以所述初始第二介质结构140和第二应变鳍部121为掩膜，刻蚀所述第一区i的第一掩膜结构110，直至暴露出第一区i的初始第一鳍部101顶面。
85.在本实施例中，在形成所述第一鳍部104后，去除第二区ii的第一掩膜结构110。具体而言，在本实施例中，同时去除第一区i和第二区ii的第一掩膜结构110。
86.所述去除第二区ii的第一掩膜结构110的方法包括：在形成初始第二介质结构140的同时，在所述第二区ii的衬底102表面形成覆盖第一鳍部104侧壁的初始第四介质结构150；在以所述初始第二介质结构140和第二应变鳍部121为掩膜，刻蚀所述第一区i的第一掩膜结构110的同时，以所述初始第四介质结构150为掩膜，刻蚀第二区ii的第一掩膜结构110，直至暴露出第二区ii的第一鳍部104顶面。
87.在本实施例中，形成所述初始第二介质结构140和初始第四介质结构150的方法包括：在第一区i和第二区ii的衬底102表面形成第一介质材料层(未图示)，所述第一介质材料层表面高于第一区i和第二区ii的第一掩膜结构110顶面；平坦化所述第一介质材料层，直至暴露出所述第一区i和第二区ii的第一掩膜结构110顶面，以在第一区i形成所述初始第二介质结构140，在第二区ii形成所述初始第四介质结构150。
88.在本实施例中，形成所述第一介质材料层的工艺为流动性化学气相沉积工艺(fcvd，flowable chemical vapor deposition)。由于流动性化学气相沉积工艺的流动性更好，因此，能够更好的填充相邻第一鳍部104之间深宽比较大的凹槽(未图示)、以及相邻第二无效鳍部103和第二应变鳍部121之间深宽比较大的凹槽(未图示)，提高初始第二介质结构140和初始第四介质结构150的质量。
89.在其他实施例中，形成第一介质材料层的工艺包括化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺等。
90.在本实施例中，平坦化所述第一介质材料层的工艺包括化学机械研磨工艺。
91.在本实施例中，刻蚀所述第一掩膜结构110的工艺包括湿法刻蚀工艺。
92.在其他实施例中，刻蚀第一掩膜结构的工艺包括干法刻蚀工艺。
93.在本实施例中，在去除第一掩膜结构110后，且在后续以第二应变鳍部121为掩膜刻蚀第一区i的初始第一鳍部101前，平坦化所述初始第二介质结构140、初始第四介质结构150和第二应变鳍部121，直至所述第二应变鳍部121顶面以及初始第二介质结构140和初始第四介质结构150表面，与第一鳍部104顶面和第一区i的初始第一鳍部101顶面齐平。从而，通过提高半导体结构表面平整度，能够进一步提高后续形成的半导体结构的图形精度。
94.在其他实施例中，不进行所述平坦化，从而，简化了形成半导体结构的工艺步骤。
95.请参考图6，以所述初始第二介质结构140和第二应变鳍部121为掩膜，刻蚀第一区i的初始第一鳍部101和部分第二无效鳍部103，直至在每个第二无效鳍部103上的相邻第二应变鳍部121之间，形成延伸至第二无效鳍部103内的隔离开口160。
96.通过形成第二无效鳍部103、以及在每个第二无效鳍部103上相邻第二应变鳍部121之间形成延伸至第二无效鳍部103内的隔离开口160，使得后续能够通过在第二无效鳍部103之间、以及隔离开口160内形成顶面低于第二应变鳍部121的第一介质结构，并通过所述第一介质结构实现相邻第二应变鳍部121之间、以及第二应变鳍部121与其他半导体结构之间的电绝缘。
97.在本实施例中，刻蚀所述第一区i的初始第一鳍部101和部分第二无效鳍部103的工艺包括干法刻蚀工艺。
98.在其他实施例中，刻蚀所述第一区的初始第一鳍部和部分第二无效鳍部的工艺包括湿法刻蚀工艺。
99.在本实施例中，所述隔离开口160的深度范围为800埃至1200埃。。
100.所述隔离开口160的深宽比过小，则后续形成所述介质结构后，容易导致每个第二无效鳍部103上相邻的第二应变鳍部121之间的电绝缘效果不好，提高短路风险。所述隔离开口160的深宽比过大，为了刻蚀隔离开口160的底部，容易增加所述刻蚀过程对第二应变鳍部121侧壁面的损耗，加剧隔离开口160整体侧壁面的倾斜，降低第二应变鳍部121和隔离开口160的图形精度。因此，选择合适的隔离开口160的深宽比范围，即，当隔离开口160的深度范围为800埃至1200埃时，能够在降低每个第二无效鳍部103上相邻的第二应变鳍部121之间的短路风险的基础上，减少所述刻蚀过程对第二应变鳍部121侧壁面的损耗，提高隔离开口160图形精度，从而，提高半导体结构的性能和可靠性。
101.在本实施例中，在形成所述隔离开口160前，在第二区ii的第一鳍部104顶面及初始第四介质结构150顶面形成阻挡层161。
102.形成所述阻挡层161的目的在于：在刻蚀第一区i的初始第一鳍部101和部分第二无效鳍部103的过程中，避免所述刻蚀工艺对第二区ii的第一鳍部104造成损耗，以提高第一鳍部104的图形精度。
103.形成所述阻挡层161的方法包括：在第一区i的初始第一鳍部101顶面、第二应变鳍部121顶面、初始第二介质结构140表面、初始第四介质结构150表面、以及第一鳍部104顶面形成阻挡层材料层(未图示)；在所述阻挡层材料层表面形成阻挡掩膜结构(未图示)，所述阻挡掩膜结构暴露出所述第一区i上的阻挡层材料层；以所述阻挡掩膜结构为掩膜，刻蚀所述阻挡层材料层，直至暴露出所述第一区i的初始第一鳍部101顶面、第二应变鳍部121顶面、以及初始第二介质结构140表面。
104.在本实施例中，所述阻挡层161的材料包括氮化硅。
105.在本实施例中，在形成所述隔离开口160后，去除所述阻挡层161。
106.去除所述阻挡层161的工艺包括干法刻蚀工艺或湿法刻蚀工艺。
107.接着，在隔离开口160内及衬底102表面形成覆盖第二无效鳍部103侧壁面的第一介质结构，具体形成所述第一介质结构的步骤请参考图7至图8。
108.请参考图7，在形成所述初始第二介质结构140和隔离开口160后，在所述隔离开口160内形成初始第三介质结构170。
109.形成所述初始第三介质结构170的方法包括：在所述初始第二介质结构140表面、第二应变鳍部121顶面及隔离开口160内形成第二介质材料层(未图示)；平坦化所述第二介质材料层，直至暴露出所述第二应变鳍部121顶面。
110.在本实施例中，形成所述第二介质材料层的工艺为流动性化学气相沉积工艺。
111.在其他实施例中，形成所述第二介质材料层的工艺包括化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺等。
112.在本实施例中，平坦化所述第二介质材料层的工艺包括化学机械研磨工艺。
113.请参考图8，刻蚀所述初始第二介质结构140和初始第三介质结构170，直至形成与第二无效鳍部103顶面齐平的第二介质结构141和第三介质结构171，所述第二介质结构141和第三介质结构171构成第一介质结构。
114.在本实施例中，刻蚀所述初始第二介质结构140和初始第三介质结构170的工艺包括干法刻蚀工艺或者湿法刻蚀工艺中的至少一种。
115.在本实施例中，在刻蚀所述初始第二介质结构140和初始第三介质结构170的同时，刻蚀所述初始第四介质结构150，在第二区ii的衬底102表面形成第四介质结构151，所述第四介质结构151覆盖部分第二区ii上的第一鳍部104侧壁面。从而，通过所述第四介质结构151，能够使第二区ii上的相邻第一鳍部104之间、以及第一鳍部104与其他半导体器件之间实现电绝缘。
116.在本实施例中，第二介质结构141、第三介质结构171和所述第四介质结构151的材料相同。所述第二介质结构141、第三介质结构171和第四介质结构151的材料包括氧化物。
117.相应的，本发明实施例还提供一种上述形成方法所形成的半导体结构，请继续参考图3，包括：初始衬底100，所述初始衬底100包括第一区i，并且，在第一区i的初始衬底100上具有若干相互分立的初始第一鳍部101；位于所述第一区i的初始第一鳍部101侧壁面的第二应变鳍部121。
118.在本实施例中，所述半导体结构还包括：位于第一区i的每个初始第一鳍部101顶面的第一掩膜结构110；所述第二应变鳍部121还位于所述第一掩膜结构110侧壁面。
119.在本实施例中，所述初始衬底100还包括第二区ii，并且，所述第二区ii的初始衬底100上也具有若干相互分立的初始第一鳍部101。
120.在本实施例中，所述半导体结构还包括：位于第二区ii的每个初始第一鳍部101顶面的第一掩膜结构110。
121.虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。