电容器及其制备方法与流程

本发明涉及半导体技术领域，尤其涉及一种电容器及其制备方法。

背景技术：

目前，电容器已经越来越广泛的应用在大规模集成电路(例如混合信号电路、射频电路以及模拟电路等)中。电容器通常包括金属-氧化物-金属电容(metal-oxide-metal，简称mom电容)、金属-绝缘物-金属电容(metal-insulator-metal，简称mim电容)及金属-氧化物-半导体电容(metal-oxide-semiconductor，简称mos电容)。

为了提升电容器的应用电压，较佳的方式是扩大电容值。mom电容是插齿结构，其单层电容值很小，需要多层才能够扩大电容值，但这势必会导致器件尺寸的增加，不符合目前的微型化器件的发展趋势；mim电容若需要扩大容值，则需要在制备过程中附加光掩膜，导致制造成本非常昂贵；mos电容的电容值也有局限，无法进一步提升。

技术实现要素：

本发明的目的在于提供一种电容器及其制备方法，通过提高电容器的电容值从而扩大电容器的应用电压。

为了达到上述目的，本发明提供了一种电容器，包括形成于同一基底的两个mos电容，两个所述mos电容串联，两个所述mos电容的最大应用电压不同且均小于所述电容器的最大应用电压，两个所述mos电容的击穿电压之和大于所述电容器的最大应用电压；

每个所述mos电容均包括源极、漏极、体极及栅极，所述源极、所述漏极及所述体极均位于所述基底中，所述栅极位于所述基底上且位于相应的所述源极及所述漏极之间；

两个所述mos电容中的一个为nmos电容，另一个为pmos电容，所述nmos电容与所述pmos电容的栅极相连，所述nmos电容的源极、漏极和体极相连后作为所述电容器的第一电极，所述pmos电容的源极、漏极及体极连接后作为所述电容器的第二电极。

可选的，所述电容器的单位电容值大于每个mos电容的单位电容值。

可选的，两个所述mos电容同步制备而成。

可选的，两个所述mos电容的栅极与所述基底的重叠区域的面积不相等。

可选的，每个所述mos电容的栅极与所述基底之间均形成有栅氧化层，在两个所述mos电容中，最大应用电压较高的mos电容的栅氧化层更厚。

可选的，所述基底中形成有p阱及n阱，所述nmos电容的源极、漏极和体极均位于所述p阱中，所述pmos电容的源极、漏极及体极均位于所述n阱中。

可选的，所述第一电极用于接地，所述第二电极用于连接正电压，所述n阱的击穿电压大于所述电容器的最大应用电压。

本发明还提供了一种电容器的制备方法，包括：

提供基底；

形成两个mos电容于所述基底，两个所述mos电容的最大应用电压不同且均小于所述电容器的最大应用电压；以及，

将两个所述mos电容串联；

其中，所述基底中形成有p阱及n阱，形成两个mos电容于所述基底的步骤包括：

分别形成源极、漏极和体极于所述p阱及所述n阱中；以及，

分别形成两个栅极于所述p阱及所述n阱上，每个所述栅极均位于相应的源极及漏极之间，所述p阱中的源极、漏极、体极及所述p阱上的栅极构成nmos电容，所述n阱中的源极、漏极、体极及所述n阱上的栅极构成pmos电容；

将两个所述mos电容串联的步骤包括：

将所述nmos电容与所述pmos电容的栅极相连；以及，

将所述nmos电容的源极、漏极和体极相连后作为所述电容器的第一电极，将所述pmos电容的源极、漏极和体极相连后作为所述电容器的第二电极。

在本发明提供的电容器中，包括形成于同一基底的两个mos电容，两个所述mos电容的最大应用电压不同且均小于所述电容器的最大应用电压。本发明通过将形成于同一基底的两个mos电容串联以扩大电容值，进而提高电容器的应用电压的等级，制造成本也比较低，并且通过设计两个mos电容的各类参数还可提高电容器的单位电容值，从而减小电容器的尺寸，提高了电容器的性能。基于此，本发明还提供了所述电容器的制备方法。

附图说明

图1a为本发明实施例提供的电容器的剖面示意图；

图1b为本发明实施例提供的电容器的等效电路图；

图2为本发明实施例提供的电容器应用于电源钳位esd保护电路中的电路图；

图3为本发明实施例提供的电容器的制备方法的流程图；

其中，附图标记为：

10-nmos电容；101-第一栅氧化层；11-pmos电容；111-第二栅氧化层；20-基底；

vdd-正电压；vss-地端；

b1-第一体极；b2-第二体极；s1-第一源极；s2-第二源极；d1-第一漏极；d2-第二漏极；g1-第一栅极；g2-第二栅极；

sti1-第一浅沟槽隔离结构；sti2-第二浅沟槽隔离结构；sti3-第三浅沟槽隔离结构；

well1-p阱；well2-n阱；

r-电阻；m1-电容器；m2-nmos管；a-反相器；k-节点。

具体实施方式

下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

图1a为本实施例提供的电容器的剖面示意图，图1b为本实施例提供的电容器的等效电路图。结合图1a及图1b所示，所述电容器包括形成于同一基底20的两个mos电容，两个所述mos电容串联。

请继续参阅图1a及图1b，两个所述mos电容中的一个为nmos电容10，另一个为pmos电容11。具体而言，所述基底20中通过离子注入形成了p阱well1及n阱well2，所述p阱well1及所述n阱well2均从所述基底20的表面延伸至所述基底20内，其中，所述p阱well1的深度与所述n阱well2的深度相等。所述p阱well1中还形成有第一浅沟槽隔离结构sti1，所述第一浅沟槽隔离结构sti1用于定义有源区，本实施例中，所述p阱well1及所述n阱well2的底部低于所述第一浅沟槽隔离结构sti1的底部，使得所述p阱well1及所述n阱well2更下沉于所述第一浅沟槽隔离结构sti1。

请继续参阅图1a及图1b，所述p阱well1中形成有第一体极b1、第一源极s1、第一漏极d1及第二浅沟槽隔离结构sti2，所述第一体极b1及所述第一源极s1被所述第二浅沟槽隔离结构sti2隔离开。所述第一源极s1及所述第一漏极d1之间的基底20上形成有第一栅极g1，本实施例中，所述第一体极b1为p+掺杂区，所述第一源极s1及所述第一漏极d1为n+掺杂区，所述第一体极b1、第一源极s1、第一漏极d1及所述第一栅极g1构成所述nmos电容10。

请继续参阅图1a及图1b，所述n阱well2中形成有第二体极b2、第二源极s2、第二漏极d2及第三浅沟槽隔离结构sti3，所述第二体极b2及所述第二源极s2被所述第三浅沟槽隔离结构sti3隔离开。所述第二源极s2及所述第二漏极d2之间的基底20上形成有第二栅极g2，本实施例中，所述第二体极b2为n+掺杂区，所述第二源极s2及所述第二漏极d2为p+掺杂区，所述第二体极b2、第二源极s2、第二漏极d2及所述第二栅极g2构成所述pmos电容11。

进一步地，请继续参阅图1a及图1b，所述第一栅极g1及所述第二栅极g2通过金属化工艺电性连接，从而使得所述nmos电容10及所述pmos电容11等同于被串联；所述nmos电容10的第一体极b1、第一源极s1及第一漏极d1通过金属化工艺电性连接以作为所述电容器的第一电极；所述pmos电容11的第二体极b2、第二源极s2及第二漏极d2通过金属化工艺电性连接以作为所述电容器的第二电极。

本实施例中，所述nmos电容10及所述pmos电容11是同步制备的，例如，可以同时对所述基底20进行离子注入，从而同步形成所述第一体极b1及所述第二体极b2，以及同步形成所述第一源极s1、第一漏极d1、第二源极s2及第二漏极d2。类似的，所述nmos电容10及所述pmos电容11的栅极可以通过图案化形成在所述基底20上的导电层而同步形成，具体而言，可以在形成所述第一体极b1、所述第二体极b2、第一源极s1、第一漏极d1、第二源极s2及第二漏极d2之后，在所述基底20上形成诸如多晶硅等导电层，然后对所述导电层进行刻蚀以去除部分所述导电层，保留所述第一源极s1及第一漏极d1之间以及所述第二源极s2及第二漏极d2之间的导电层形成所述第一栅极g1及所述第二栅极g2。类似的，形成第一栅极g1及所述第二栅极g2之后，后续的金属化工艺也可以同步形成，此处不再一一解释说明。

请继续参阅图1a及图1b，所述nmos电容10单独作为一个器件使用时具有第一应用电压范围（0~vmax1）；所述pmos电容11单独作为一个器件使用具有第二应用电压范围（0~vmax2）；所述nmos电容10与所述pmos电容11串联后构成的所述电容器具有第三应用电压范围（0~vmax3）；所述电容器的所述第一应用电压范围与所述第二应用电压范围不同，即：vmax1≠vmax2。进一步地，由于所述nmos电容10及所述pmos电容11串联构成了所述电容器，增大了所述电容器的电容值，扩宽了单个mos电容的应用电压范围，使得所述nmos电容10的最大应用电压及所述pmos电容11的最大应用电压均小于所述电容器的最大应用电压，本实施例中，所述nmos电容10的最大应用电压小于所述pmos电容11的最大应用电压，即：vmax1<vmax2，vmax1<vmax2<vmax3，所述电容器可以适用于应用电压等级更高的场合中（相对所述nmos电容10及所述pmos电容11单独作为器件使用而言），并且所述nmos电容10及所述pmos电容11是同步制备的，制造时间和成本也比较低。

请继续参阅图1a及图1b，所述第一栅极g1与所述基底20之间形成有第一栅氧化层101，所述第二栅极g2与所述基底20之间形成有第二栅氧化层111，所述第一栅氧化层101及所述第二栅氧化层111分作为所述nmos电容10及所述pmos电容11的介电层。本实施例中，由于所述nmos电容10的最大应用电压小于所述pmos电容11的最大应用电压，所以所述第二栅氧化层111较所述第一栅氧化层101更厚，从而提高所述pmos电容11的安全性能。

应理解，为了避免电容器被击穿而损坏，通常所述电容器的击穿电压需大于所述电容器的最大应用电压，而由于所述电容器是由所述nmos电容10及所述pmos电容11串联构成，所述电容器的击穿电压理论上等于所述nmos电容10及所述pmos电容11的击穿电压之和。为了避免所述电容器在使用时较大的应用电压击穿所述nmos电容10及所述pmos电容11，本实施例中，所述nmos电容10及所述pmos电容11的击穿电压之和大于所述电容器的最大应用电压。

举例而言，当第一应用电压范围可以是0v~2.5v，所述第二应用电压范围可以是0v~6v，所述第三应用电压范围可以是0v~15v，此时，所述nmos电容10的击穿电压均为4v，所述pmos电容11的击穿电压均为13v，所述nmos电容10及所述pmos电容11的击穿电压之和大于所述第一电压范围的最大值（17v>15v），即使所述电容器应用在15v的工作环境下，所述nmos电容10及所述pmos电容11也不会被击穿，此方案可行。当然，此处仅是举例，所述电容器制备完之后，所述电容器的实际的应用电压范围可以根据试验测出。

进一步地，还可以通过设计所述nmos电容10及所述pmos电容11的各类参数以提高电容器的单位电容值，使得所述电容器的单位电容值大于与所述电容器每个mos电容的单位电容值，如此一来，在应用电压的等级相同的情况下，所述电容器的尺寸可以缩小。具体的，通常mos电容的栅极与所述基底的重叠区域的面积是电容有效区，可以通过调整所述nmos电容10与所述pmos电容11的电容有效区的面积，使得所述电容器的单位电容值最大化，调整所述nmos电容10与所述pmos电容11的电容有效区的面积之后，通常所述nmos电容10与所述pmos电容11的电容有效区的面积不同，即：所述第一栅极g1与所述基底20的重叠区域与第二栅极g2与所述基底20的重叠区域的面积不同。

作为可选实施例，所述nmos电容10与所述pmos电容11的电容有效区的面积也可以相同，即：所述第一栅极g1与所述基底20的重叠区域与第二栅极g2与所述基底20的重叠区域的面积相同，只要实现所述电容器的单位电容值最大化即可。

进一步地，所述电容器在使用时，所述第一电极可以连接地端vss，所述第二电极可以连接正电压vdd，此时，所述pmos电容11在较高的电压下工作，所述n阱well2的击穿电压需要大于所述电容器的最大应用电压，从而避免所述pmos电容11被击穿而损坏。

作为可选实施例，所述电容器在使用时，所述第一电极可以连接正电压vdd，所述第二电极可以连接地端vss，此时，所述nmos电容10在较高的电压下工作，所述p阱well1的击穿电压需要大于所述电容器的最大应用电压，从而避免所述nmos电容10被击穿而损坏。

当然，所述nmos电容10在较高的电压下工作时，容易导致漏电，所以本实施例中，所述nmos电容10还包括设置于所述p阱well1中且围绕所述第一体极b1、第一源极s1及第一漏极d1的隔离环（未示出），所述隔离环围绕所述第一体极b1、第一源极s1及第一漏极d1的一圈设置，从而可防止所述nmos电容10漏电。具体来说，所述隔离环可以包括：位于所述p阱well1底部的深阱以及围绕所述p阱well1侧边缘并与所述深阱连接的边阱，所述深阱及所述边阱可以均为n阱，所述边阱的掺杂还可以随着在深度方向上渐变。一方面，通过所述边阱可以向所述深阱施加电压，使得所述深阱与所述p阱well1和所述基底20之间反向隔离；另一方面，还可以通过增大所述边阱的面积(所述边阱可横向延伸至位于所述深阱外)，减小所述边阱中杂质离子的浓度，可以增大所述nmos电容10的击穿电压。

应理解，本实施例中虽然记载了所述nmos电容10及所述pmos电容11的击穿电压之和大于所述电容器的最大应用电压以及所述n阱well2（或p阱well1）的击穿电压需要大于所述电容器的最大应用电压，但是由于电压波动等原因，所述电容器的实际应用电压可能超出所述第三电压范围。为了保证器件的安全，通常可以将所述nmos电容10及所述pmos电容11的击穿电压之和限定为大于所述电容器的最大应用电压的1.1倍，以及将所述n阱well2（或p阱well1）的击穿电压限定为大于所述电容器的最大应用电压的1.1倍。

应理解，本实施例中虽然以所述电容器中的两个mos电容分别为nmos电容和pmos电容为例进行说明，但实际上，所述电容器中的两个mos电容也可以均为nmos电容或均为pmos电容，此处不再一一举例说明。

图2为本实施例提供的电容器应用于电源钳位esd保护电路中的电路图。如图2所示，所述电源钳位esd保护电路可以位于集成电路的输入接口和输出接口之间，保护集成电路不受静电损伤。

所述电源钳位esd保护电路包括电容-电阻（c-r）电路、触发电路以及钳位电路。所述电容-电阻（c-r）电路包括电阻r和本实施提供的电容器m1，所述触发电路包括反相器a，所述钳位电路包括一大尺寸的nmos管m2。电阻r连接在正电压vdd和节点k之间，电容器m1的两个电极连接在节点k和地端vss之间。反相器a的输入端和输入端分别连接节点k和nmos管m2的栅极，nmos管m2的源极和漏极连接与地端vss连接，体极连接至正电压vdd。电容器m1用于感应esd电压，并驱动触发电路；反相器a用于驱动nmos管m2，nmos管m2用于在感应到esd脉冲时提供从正电压vdd到地端vss的电流泄放通道。

本实施例中的电容器m1由两个mos电容串联而成，相较于应用电压的范围与电容器m1中的单个mos电容相同的mos电容而言，电容器m1的应用电压的等级较高，可以应用于esd电压较高的电源钳位esd保护电路中，并且电容器的尺寸还较小。

图3为本实施例提供的电容器的制备方法。如图3所示，所述电容器的制备方法包括：

步骤s100：提供基底；

步骤s200：形成两个mos电容于所述基底，两个所述mos电容的最大应用电压不同且均小于所述电容器的最大应用电压；以及，

步骤s300：将两个所述mos电容串联。

接下来，本实施例中将以两个mos电容分别为nmos电容和pmos电容为例对所述电容器的制备方法进行详细说明。

具体而言，请参阅图1a，首先执行步骤s100，提供所述基底20，所述基底20例如为硅基底(siliconsubstrate)、含硅基底(siliconcontainingsubstrate)、外延硅基底(epitaxialsiliconsubstrate)、硅覆绝缘基底(silicon-on-insulatorsubstrate)等。所述基底20形成有p阱well1及n阱well2，所述p阱well1及所述n阱well2均从所述基底20的表面向所述基底20内延伸，且所述p阱well1与所述n阱well2的深度相等。

所述基底20中还形成有第一沟槽隔离结构sti1，所述第一沟槽隔离结构sti1位于所述p阱well1与所述n阱well2之间以定义出有源区，且所述p阱well1以及所述n阱well2的底部低于所述第一沟槽隔离结构sti1的底部。

进一步地，执行步骤s200，通过离子注入工艺在所述p阱well1中形成第一体极b1、第一源极s1及第一漏极d1；同时，在所述n阱well2中形成第二体极b2、第二源极s2及第二漏极d2，所述第一体极b1、第一源极s1及第一漏极d1顺次排列，所述第二源极s2、第二漏极d2及第二体极b2顺次排列。

应理解，所述第一体极b1、第一源极s1、第一漏极d1、第二体极b2、第二源极s2及第二漏极d2虽然可以认为是同时形成的，但由于所述第一体极b1、第二源极s2及第二漏极d2为p+掺杂区，所述第一源极s1、第一漏极d1及第二体极b2为n+掺杂区，实际上，所述第一体极b1、第二源极s2及第二漏极d2与所述第一源极s1、第一漏极d1及第二体极b2是分为两步形成的。

接下来，在所述第一体极b1及所述第一源极s1之间形成第二浅沟槽隔离结构sti2，在所述第二体极b2及第二漏极d2之间形成第三浅沟槽隔离结构sti3，利用所述第二浅沟槽隔离结构sti2隔离开所述第一体极b1及所述第一源极s1，利用所述第三浅沟槽隔离结构sti3隔离开所述第二体极b2及第二漏极d2。

进一步地，在所述基底20上形成第一栅极g1和第二栅极g2，所述第一栅极g1位于所述p阱上并位于所述第一源极s1及所述第一漏极d1之间，所述第二栅极g2位于所述n阱上并位于所述第二源极s2及所述第二漏极d2之间，所述第一体极b1、第一源极s1、第一漏极d1及第一栅极g1构成nmos电容，所述第二体极b2、第二源极s2、第二漏极d2及第二栅极g2构成pmos电容。

形成所述第一栅极g1和第二栅极g2的方法可以是：先在所述基底20上形成导电层，再通过刻蚀工艺去除部分所述导电层，并保留所述第一源极s1及所述第一漏极d1的部分导电层作为所述第一栅极g1，保留所述第二源极s2及所述第二漏极d2之间的部分导电层作为所述第二栅极g2。

接下来，执行步骤s300，执行金属化工艺以将所述nmos电容与所述pmos电容串联。具体的，分别利用电连接件和/或金属布线层将所述第一栅极g1及所述第二栅极g2相连，类似的，利用电连接件和/或金属布线层将所述第一体极b1、第一源极s1及第一漏极d1相连后作为所述电容器的第一电极，将所述第二体极b2、第二源极s2及第二漏极d2相连后作为所述电容器的第二电极。本实施例中，所述电连接件可以是接触孔等电连接件。

综上，在本发明实施例提供的电容器中，包括形成于同一基底的两个mos电容，两个所述mos电容的最大应用电压不同且均小于所述电容器的最大应用电压。本发明通过将形成于同一基底的两个mos电容串联以扩大电容值，进而提高电容器的应用电压的等级，制造成本也比较低，并且通过设计两个mos电容的各类参数还可提高电容器的单位电容值，从而减小电容器的尺寸，提高了电容器的性能。基于此，本发明实施例还提供了所述电容器的制备方法。

上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。