一种加载高次抑制缝的谐振滤波器芯片的制作方法

1.本实用新型涉及集成电路，具体涉及一种可以抑制高次寄生通带的平面交叉耦合谐振滤波器芯片。


背景技术：

2.目前实现滤波器的通常的方式为微机电加工技术(mems)滤波器、低温共烧陶瓷技术(ltcc)滤波器。mems滤波器采用的微带线或者金属孔腔体的结构形式，由于mems通常采用的材料是高阻硅，这种材料的介电常数是10左右。而ltcc滤波器采用的介质是陶瓷材料，介电常数在9.7左右。这两种材料在20ghz实现滤波器时，滤波器芯片的体积仍然比较大，滤波器芯片的高度相对于微波系统中常用的gaas(砷化镓半导体)工艺芯片，还比较高。由于芯片的高度差，因此在微波系统中不利于用同种键合工艺装配集成。
3.而且mems工艺与ltcc工艺都无法同gaas工艺集成，gaas工艺用于实现微波链路中放大混频等功能，不利于提高系统的集成程度。而采用gaas工艺中的集总元件实现滤波器时，在20ghz以上时，集总元件的寄生参数太大，无法得到比较好的滤波器通带形式。
4.交叉耦合式滤波器具备实现简单的优点，但是这种实现方法会带来滤波器的寄生通带。


技术实现要素：

5.本实用新型提出一种平面交叉耦合谐振滤波器芯片，使这种平面交叉耦合谐振滤波器能够抑制它本身的高次寄生通带，适用于小型化、高集成度的雷达系统。
6.一种加载高次抑制缝的谐振滤波器芯片，由若干个谐振单元和输入输出馈电线组成，所述输入输出馈电线把微波能量馈入滤波器；输入与输出之间由谐振单元构成两条以上耦合通道，其中至少一条通道包含缝耦合，至少一条通道包含边耦合；在所述谐振单元导体上开设一长条形的缝。
7.进一步地，所述高次抑制缝的宽度小于抑制频点对应波长的1/32，长度为抑制频点对应波长的1/8。
8.进一步地，所述每个加载高次抑制缝的谐振单元都是几何结构上是一致的。
9.本实用新型具有如下有益效果：
10.采用该设计方法后，可以实现20ghz以上高q值的基于gaas工艺的带通滤波器，并且对滤波器的二次寄生通带有20db以上抑制。这种滤波器具备体积小，同gaas裸芯片键合工艺相匹配，有利于实现放大器与滤波器的集成，具体一致性好，集成度高的优点，同时在不增加电路面积的情况下，实现了对二次及二次以上寄生通带的有效抑制。
附图说明
11.所包括的附图用来提供对本实用新型实施例的进一步的理解，其构成了说明书的一部分，用于例示本实用新型的实施例，并与文字描述一起来阐释本实用新型的原理。显而
易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
12.图1：本实用新型四个谐振单元构成的原理图；
13.图2：本实用新型谐振单元为c型的版图。
具体实施方式
14.下面结合附图对本实用新型作进一步详细说明。
15.本实用新型的谐振单元可以为若干个，如附图1所示的本实施例由4个加载高次抑制缝的谐振单元，和输入输出馈电线组成。高次抑制缝是在谐振单元导体上开设的一个长条形缝。输入与输出馈电线是要把微波能量馈入滤波器。微波能量进入滤波器后，在第一个加载高次抑制缝的谐振单元内谐振，同时通过耦合的方式进入第二个加载高次抑制缝的谐振单元和第三个加载高次抑制缝的谐振单元。
16.每个加载高次抑制缝的谐振单元都是几何结构上是一致的，因此其谐振频率与q值也是一致的。加载高次抑制缝的谐振单元一1和加载高次抑制缝的谐振单元三3，加载高次抑制缝的谐振单元3和加载高次抑制缝的谐振单元4，加载高次抑制缝的谐振单元2和加载高次抑制缝的谐振单元4都是通过边缘耦合的方式进行耦合的。而加载高次抑制缝的谐振单元一1和加载高次抑制缝的谐振单元二2是通过缝的方式来耦合的。这两种耦合方式的不同，就实现了阻带内的零点。而从耦合的路线上来看，从输入到输出的耦合路线有两条，即单元一到单元三，到单元四，再到单元二；另外一条是从单元一直接到单元二输入。从输入到输出有两条传输路线，耦合的方式呈现交叉的态势，因此这种滤波器形式为交叉耦合的方式。由于信号可以通过两条不同的路径从输入耦合到输出，因此一定在某些频率点上，微波信号通过两条路径从输入耦合到输出端后刚好相位相反，因此两个路径上的信号互相抵消，这也就是在某些频率点上形成了传输零点。通过调整耦合的路径，也就是调整边缘耦合线间的距离，或者是耦合缝的间距，可以实现调整耦合路径电长度，进而可以调整传输零点所在的频率点。
17.由于普通的谐振单元本身就在多个频点谐振，各个谐振频点基本为第一个谐振频点的整数倍，因此采用普通的谐振单元的滤波器会存在二次或二次以上的寄生通带。本实用新型通过在普通的谐振单元图形上加载高次抑制缝，改变谐振单元本身二次或二次以上谐振频点位置，从而抑制掉由谐振单元构成滤波器的二次及二次以上寄生通带。
18.高次抑制缝的尺寸是：宽度小于抑制频点对应波长的1/32，长度接近抑制频点对应波长的1/8。高次抑制缝的宽度过大时，会影响到谐振单元最低的谐振频点，进而影响到滤波器预期的工作频带。当高次抑制缝的宽度过小时，gaas工艺无法实现。因此宽度应在工艺可实现范围内小于抑制频点对应波长的1/32。长度接近抑制频点对应波长的1/8，由于这条缝的存在使谐振单元在抑制频点处不再满足谐振条件，因此加载高次抑制缝的谐振单元的二次及二次以上谐振频率被这条缝改变，由这种谐振单元组成的滤波器也就实现了二次及二次以上寄生通带的抑制。
19.谐振单元可以为“c”状、“b”状、“e”状或“m”状，图2示出了谐振单元为c型的版图。
20.上述具体实施方式仅限于解释和说明本实用新型的技术方案，但并不能构成对权利要求保护范围的限定。本领域技术人员应当清楚，在本实用新型的技术方案的基础上做
任何简单的变形或替换而得到的新的技术方案，均落入本实用新型的保护范围内。


技术特征：
1.一种加载高次抑制缝的谐振滤波器芯片，其特征在于，由若干个谐振单元和输入输出馈电线组成，所述输入输出馈电线把微波能量馈入滤波器；输入与输出之间由谐振单元构成两条以上耦合通道，其中至少一条通道包含缝耦合，至少一条通道包含边耦合；在所述谐振单元导体上开设一长条形的缝。2.根据权利要求1所述的一种加载高次抑制缝的谐振滤波器芯片，其特征在于，所述高次抑制缝的宽度小于抑制频点对应波长的1/32，长度为抑制频点对应波长的1/8。3.根据权利要求1或2所述的一种加载高次抑制缝的谐振滤波器芯片，其特征在于，所述谐振单元都是几何结构上是一致的。

技术总结
本实用新型公开一种加载高次抑制缝的谐振滤波器芯片，由若干个谐振单元和输入输出馈电线组成，输入与输出馈电线把微波能量馈入滤波器；输入与输出之间由谐振单元构成两条以上耦合通道，其中至少一条通道包含缝耦合，至少一条通道包含边耦合；在谐振单元导体上开设一长条形的缝。本实用新型使平面交叉耦合谐振滤波器能够抑制它本身的高次寄生通带，适用于小型化、高集成度的雷达系统。高集成度的雷达系统。高集成度的雷达系统。


技术研发人员：王升旭 岳超 王志明 牛亚南 房晓琪 王江 袁关东 邵明坤
受保护的技术使用者：北京华航无线电测量研究所
技术研发日：2020.12.09
技术公布日：2022/2/11