半导体结构及其形成方法与流程

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术：

1、随着半导体工艺技术的逐步发展，半导体工艺节点遵循摩尔定律的发展趋势不断减小。为了适应工艺节点的减小，mosfet场效应管的沟道长度也相应不断缩短。然而随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极对沟道的控制能力变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthresholdleakage)现象，即所谓的短沟道效应(sce：short-channel effects)更容易发生。

2、因此，为了更好的适应器件尺寸按比例缩小的要求，半导体工艺逐渐开始从平面mosfet向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(fin field-effect transistor，finfet)。finfet中，栅极至少可以从两侧对超薄体(鳍部)进行控制，与平面mosfet相比，栅极对沟道的控制能力更强，能够很好的抑制短沟道效应；且finfet相对于其他器件，与现有集成电路制造具有更好的兼容性。

技术实现思路

1、本发明实施例解决的问题是提供一种半导体结构及其形成方法，提高半导体结构的性能。

2、为解决上述问题，本发明实施例提供一种半导体结构，包括：衬底；鳍部，凸立于所述衬底上；隔离层，位于所述鳍部侧部的衬底上，所述隔离层覆盖所述鳍部的部分侧壁，被所述隔离层露出的鳍部作为有效鳍部，且部分高度的所述有效鳍部作为第一部分鳍部，剩余高度的所述有效鳍部作为第二部分鳍部，所述第一部分鳍部更靠近所述隔离层，其中，所述第一部分鳍部的底部线宽小于所述第一部分鳍部的顶部线宽，且所述第二部分鳍部的顶部线宽小于所述第一部分鳍部的顶部线宽；栅极结构，位于所述隔离层上，所述栅极结构横跨所述有效鳍部，并覆盖所述有效鳍部的部分顶部和部分侧壁；侧墙，位于所述栅极结构的两侧并覆盖所述栅极结构的侧壁；源漏掺杂层，位于所述栅极结构两侧的有效鳍部中，且位于所述侧墙远离所述栅极结构的一侧。

3、相应的，本发明实施例还提供一种半导体结构的形成方法，包括：提供基底，包括衬底、以及位于所述衬底上的鳍部材料层，所述鳍部材料层用于形成底部鳍部、以及位于所述底部鳍部顶面的有效鳍部；刻蚀部分厚度的所述鳍部材料层，形成凸立于剩余鳍部材料层上的初始鳍部，且刻蚀时的纵向刻蚀速率与横向刻蚀速率的比值为第一刻蚀速率比；刻蚀所述初始鳍部露出的剩余鳍部材料层，形成凸立于衬底上的鳍部，所述鳍部由下而上包括底部鳍部、第一部分鳍部和第二部分鳍部，所述第二部分鳍部和第一部分鳍部构成有效鳍部，其中，对所述初始鳍部露出的部分厚度的所述鳍部材料层进行第一刻蚀处理，用于形成所述有效鳍部，所述第一刻蚀的纵向刻蚀速率与横向刻蚀速率的比值为第二刻蚀速率比，所述第二刻蚀速率比小于所述第一刻蚀速率比，用于使所述第一部分鳍部的底部线宽小于所述第一部分鳍部的顶部线宽；在所述鳍部侧部的所述衬底上形成隔离层，所述隔离层覆盖所述底部鳍部的侧壁，并露出所述有效鳍部。

4、与现有技术相比，本发明实施例的技术方案具有以下优点：

5、本发明实施例提供的半导体结构中，部分高度的有效鳍部作为第一部分鳍部，剩余高度的所述有效鳍部作为第二部分鳍部，所述第一部分鳍部的底部线宽小于所述第一部分鳍部的顶部线宽，且所述第二部分鳍部的顶部线宽小于所述第一部分鳍部的顶部线宽，通过减小所述第一部分鳍部的底部线宽，以提高栅极结构对有效鳍部底部的控制能力，从而减小晶体管的漏电流，而且，在所述半导体结构中，对有效鳍部的顶部线宽的影响较小，这有利于减小对晶体管的沟道长度的影响，相应减小对晶体管的导通电流(ion)的影响，综上，通过使所述第一部分鳍部的底部线宽小于所述第一部分鳍部的顶部线宽，以改变有效鳍部的形貌，有利于提高晶体管的开关电流比(ion/ioff)，相应降低了晶体管的静态功耗，因此，提高了半导体结构的性能。

6、本发明实施例提供的半导体结构的形成方法中，先刻蚀部分厚度的所述鳍部材料层，形成凸立于剩余鳍部材料层上的初始鳍部，再刻蚀所述初始鳍部露出的剩余鳍部材料层，形成凸立于衬底上的鳍部，所述鳍部由下而上包括底部鳍部、第一部分鳍部和第二部分鳍部，所述第二部分鳍部和第一部分鳍部构成有效鳍部；其中，在刻蚀所述初始鳍部露出的部分厚度的鳍部材料层的过程中，第二刻蚀速率比小于第一刻蚀速率比，也就是说，与形成初始鳍部的刻蚀工艺相比，在刻蚀所述初始鳍部露出的部分厚度的所述鳍部材料层时，刻蚀工艺具有更弱的各向异性刻蚀能力，也即具有更大的横向刻蚀能力，使得所述第一部分鳍部的底部线宽小于所述第一部分鳍部的顶部线宽，相应使得第一部分鳍部的侧壁逐渐向内缩进，从而达到减小所述第一部分鳍部的底部线宽的效果，这相应提高了栅极结构对有效鳍部底部的控制能力，从而减小晶体管的漏电流，而且，对有效鳍部的顶部线宽的影响较小，这有利于减小对晶体管的沟道长度的影响，相应减小对晶体管的导通电流(ion)的影响，综上，通过使所述第一部分鳍部的底部线宽小于所述第一部分鳍部的顶部线宽，以改变有效鳍部的形貌，有利于提高晶体管的开关电流比(ion/ioff)，相应降低了晶体管的静态功耗，因此，提高了半导体结构的性能。

技术特征：

1.一种半导体结构，其特征在于，包括：

2.如权利要求1所述的半导体结构，其特征在于，所述第一部分鳍部的底部线宽与所述第二部分鳍部的顶部线宽的差值为-1纳米至0.5纳米。

3.如权利要求1所述的半导体结构，其特征在于，所述第一部分鳍部的顶部线宽与所述第一部分鳍部的底部线宽的差值大于0.5纳米，且小于2纳米。

4.如权利要求1所述的半导体结构，其特征在于，所述第二部分鳍部的高度大于所述有效鳍部的总高度的一半。

5.如权利要求4所述的半导体结构，其特征在于，所述有效鳍部的总高度与所述第二部分鳍部高度的差值为至

6.如权利要求1所述的半导体结构，其特征在于，所述鳍部的材料包括硅、锗化硅、锗或ⅲ-ⅴ族半导体材料。

7.如权利要求1所述的半导体结构，其特征在于，所述栅极结构包括栅介质层、以及覆盖所述栅介质层的栅电极层；所述栅介质层的材料包括hfo2、zro2、hfsio、hfsion、hftao、hftio、hfzro、al2o3、sio2和la2o3中的一种或多种，所述栅电极层的材料包括tin、tan、ta、ti、tial、w、al、tisin和tialc中的一种或多种。

8.一种半导体结构的形成方法，其特征在于，包括：

9.如权利要求8所述的半导体结构的形成方法，其特征在于，刻蚀部分厚度的所述鳍部材料层的步骤中，所述初始鳍部侧壁与剩余鳍部材料层表面的夹角为钝角。

10.如权利要求8所述的半导体结构的形成方法，其特征在于，所述第一刻蚀速率比大于5:1，所述第二刻蚀速率比为3:1至5:1。

11.如权利要求8所述的半导体结构的形成方法，其特征在于，刻蚀所述初始鳍部露出的剩余鳍部材料层的步骤还包括：

12.如权利要求11所述的半导体结构的形成方法，其特征在于，所述第三刻蚀速率比大于5:1，所述第四刻蚀速率比为3:1至5:1。

13.如权利要求8所述的半导体结构的形成方法，其特征在于，刻蚀部分厚度的所述鳍部材料层的工艺包括偏置功率脉冲刻蚀工艺或同步脉冲刻蚀工艺。

14.如权利要求8或11所述的半导体结构的形成方法，其特征在于，刻蚀所述初始鳍部露出的剩余鳍部材料层的工艺包括偏置功率脉冲刻蚀工艺或同步脉冲刻蚀工艺。

15.如权利要求11所述的半导体结构的形成方法，其特征在于，在同一刻蚀工序中，在刻蚀部分厚度的所述鳍部材料层后，调节刻蚀参数，刻蚀所述初始鳍部露出的剩余鳍部材料层。

16.如权利要求8或11所述的半导体结构的形成方法，其特征在于，对所述初始鳍部露出的部分厚度的所述鳍部材料层进行第一刻蚀处理的步骤中，刻蚀深度为至

17.如权利要求8所述的半导体结构的形成方法，其特征在于，所述提供基底的步骤中，所述基底上形成有鳍部掩膜层；

18.如权利要求8所述的半导体结构的形成方法，其特征在于，所述形成方法还包括：在所述隔离层上形成栅极结构，所述栅极结构横跨所述有效鳍部，并覆盖所述有效鳍部的部分顶部和部分侧壁，所述栅极结构包括栅介质层、以及覆盖所述栅介质层的栅电极层；

19.如权利要求8所述的半导体结构的形成方法，其特征在于，所述提供基底的步骤中，所述有效鳍部具有预设有效高度；

20.如权利要求9所述的半导体结构的形成方法，其特征在于，刻蚀部分厚度的所述鳍部材料层的步骤中，所述初始鳍部侧壁与剩余鳍部材料层表面的夹角为95度至100度。

21.如权利要求8所述的半导体结构的形成方法，其特征在于，刻蚀所述初始鳍部露出的剩余鳍部材料层的步骤中，所述第一部分鳍部的底部线宽与所述第二部分鳍部的顶部线宽的差值为-1纳米至1纳米。

22.如权利要求8所述的半导体结构的形成方法，其特征在于，刻蚀所述初始鳍部露出的剩余鳍部材料层的步骤中，所述第一部分鳍部的顶部线宽与所述第一部分鳍部的底部线宽的差值为1纳米至3纳米。

23.如权利要求8所述的半导体结构的形成方法，其特征在于，所述提供基底的步骤中，所述有效鳍部具有预设有效高度；

技术总结
一种半导体结构及其形成方法，方法包括：提供基底，包括衬底和鳍部材料层；刻蚀部分厚度鳍部材料层，形成初始鳍部，且刻蚀时具有第一刻蚀速率比；刻蚀初始鳍部露出的剩余鳍部材料层，形成凸立于衬底上的鳍部，鳍部由下而上包括底部鳍部、第一部分鳍部和第二部分鳍部，第二部分鳍部和第一部分鳍部构成有效鳍部，在刻蚀初始鳍部露出的部分厚度鳍部材料层时具有第二刻蚀速率比，第二刻蚀速率比小于第一刻蚀速率比，用于使得所述第一部分鳍部的底部线宽小于所述第一部分鳍部的顶部线宽；形成隔离层，覆盖底部鳍部侧壁并露出有效鳍部。本发明减小漏电流且减小对开启电流的影响，从而提高晶体管的开关电流比。

技术研发人员：郑二虎,纪世良,宋佳,赵振阳,张海洋
受保护的技术使用者：中芯国际集成电路制造（上海）有限公司
技术研发日：
技术公布日：2024/1/12