一种改善自加热效应的SOILDMOS器件的制作方法

一种改善自加热效应的soi ldmos器件
技术领域
1.本发明涉及soi器件领域，尤其是一种改善自加热效应的soi ldmos器件。


背景技术：

2.soi ldmos(silicon
‑
on
‑
insulator laterally double
‑
diffused mosfet)器件相比于传统的体硅器件，其在有源区和衬底之间引入了一个厚的埋氧层实现了介质隔离，使soi ldmos器件具有速度快、功耗低的优点，被广泛应用于各类电子电力系统。但由于埋氧层的热传导率远远的小于硅衬底，比如二氧化硅的热导率是1.4w/m.k，而硅的热导率是140w/m.k，所以埋氧层就相当于一个热阻挡层，阻碍了热量从有源区向衬底的释放，从而也会引起严重的总剂量效应以及自加热效应，会对器件带来一系列不利的影响。


技术实现要素：

3.本发明人针对上述问题及技术需求，提出了一种改善自加热效应的soi ldmos器件，本发明的技术方案如下：
4.一种改善自加热效应的soi ldmos器件，该soi ldmos器件包括衬底硅层、p型重掺杂硅层、n型轻掺杂半导体层和有源区结构，p型重掺杂硅层层叠设置在衬底硅层上，n型轻掺杂半导体层层叠设置在p型重掺杂硅层上，有源区结构设置在n型轻掺杂半导体层上，n型轻掺杂半导体层采用宽禁带材料制成。
5.其进一步的技术方案为，n型轻掺杂半导体层采用sic或gan材料制成。
6.其进一步的技术方案为，soi ldmos器件还包括半导体埋层，半导体埋层设置在n型轻掺杂半导体层和有源区结构之间，半导体埋层包括沿着从源极至漏极的横向方向依次交替的若干个p型埋层区和n型埋层区。
7.其进一步的技术方案为，半导体埋层采用sic或gan材料制成。
8.其进一步的技术方案为，有源区结构包括设置在n型轻掺杂半导体层上的p+阱区和n型漂移区，p+阱区上方依次设置有p+源区、n+源区和p
‑
阱区，n型漂移区在相对于p+阱区的另一侧的表面设置有n
‑
漏极缓冲区，n
‑
漏极缓冲区表面设置有n+漏区，源极覆盖在p+源区和n+源区的表面，漏极覆盖在n+漏区的表面，栅氧化层覆盖p
‑
阱区的表面以及n型漂移区表面部分区域，场氧化层覆盖n型漂移区表面其余外露区域，栅极覆盖栅氧化层的表面，场板覆盖栅极的部分区域和场氧化层的部分区域。
9.本发明的有益技术效果是：
10.本技术公开了一种改善自加热效应的soi ldmos器件，该器件利用层叠设置的p型重掺杂硅层和n型轻掺杂半导体层替代常规的埋氧层，同样可以实现埋氧层的介质隔离效果，且由于硅层和半导体层的热导率相比于常规的埋氧层都高得多，因此可以使soi ldmos器件在具有速度快、功耗低的优点的基础上可以改善自加热效应。
11.另外该soi ldmos器件在n型轻掺杂半导体层和有源区结构之间还包括半导体埋层，半导体埋层包括沿着横向方向依次交替的若干个p型埋层区和n型埋层区。半导体埋层
在n型漂移区引入两个电场峰值，拉低了源端电场峰值，使n型漂移区电场分布更加均匀，有效的提高了器件在横向方向的耐压，以确保器件在纵向方向上尽可能提升其耐压，进一步提高了器件的整体性能。
12.在单粒子烧毁效应中，单粒子撞击会在器件中产生电子空穴对，在加入宽禁带材料制成的半导体埋层后，衬底硅层中产生的电子要越过半导体埋层需要更高的能量，因此可以有效地减少漏端电子的收集量，从而保证器件的抗单粒子烧毁性能，使得该器件可以很好地适应辐射环境的使用需要。
附图说明
13.图1是本技术公开的改善自加热效应的soi ldmos器件的结构图。
14.图2是本技术的soi ldmos器件的瞬态电流随时间的变化关系图。
15.图3是本技术的soi ldmos器件与传统的soi ldmos器件的自加热效应前后的输出特性曲线对比。
具体实施方式
16.下面结合附图对本发明的具体实施方式做进一步说明。
17.本技术公开了一种改善自加热效应的soi ldmos器件，请参考图1，该soi ldmos器件包括衬底硅层1、p型重掺杂硅层2、n型轻掺杂半导体层3和有源区结构，p型重掺杂硅层2层叠设置在衬底硅层1上，n型轻掺杂半导体层3层叠设置在p型重掺杂硅层2上，有源区结构设置在n型轻掺杂半导体层3上，n型轻掺杂半导体层3采用宽禁带材料制成。其中，p型重掺杂硅层2和n型轻掺杂半导体层3的重掺杂和轻掺杂是相对的，没有特定的掺杂浓度限定，具体的掺杂浓度以及这两层的长度和厚度都可以根据实际情况配置。
18.优选的，n型轻掺杂半导体层3采用sic或gan材料制成，具有较高的热传导率。由于器件在开启之前，p型重掺杂硅层2能够将n型轻掺杂半导体层3实现部分耗尽，从而实现类似埋氧层的效果，同时硅层和半导体层的热导率相比于常规的埋氧层都高得多，可以使器件在工作时有源区结构产生的热量能够更好的向衬底硅层扩散，从而改善自加热效应。
19.有源区结构包括设置在n型轻掺杂半导体层3上的p+阱区12和n型漂移区13，p+阱区12上方依次设置有p+源区9、n+源区10和p
‑
阱区11，n型漂移区13在相对于p+阱区12的另一侧的表面设置有n
‑
漏极缓冲区14，n
‑
漏极缓冲区14表面设置有n+漏区15。源极16覆盖在p+源区9和n+源区10的表面，漏极21覆盖在n+漏区15的表面，栅氧化层18覆盖p
‑
阱区11的表面以及n型漂移区13表面部分区域，场氧化层20覆盖n型漂移区13表面其余外露区域并与源极16和漏极21表面齐平，栅极17覆盖栅氧化层18的表面并与场氧化层20表面齐平，场板19覆盖栅极17的部分区域和场氧化层20的部分区域。
20.进一步的，soi ldmos器件还包括半导体埋层，半导体埋层设置在n型轻掺杂半导体层3和有源区结构之间，则上述有源区结构中的p+阱区12和n型漂移区13通过半导体埋层设置在n型轻掺杂半导体层3上。半导体埋层包括沿着从源极至漏极的横向方向依次交替的若干个p型埋层区和n型埋层区。比如如图1所示，半导体埋层包括沿着横向方向依次交替的第一n型埋层区4、第一p型埋层区5、第二n型埋层区6、第二p型埋层区7和第三n型埋层区8，埋层区的个数、掺杂浓度、长度、厚度可以根据实际情况配置。半导体埋层在n型漂移区13引
入两个电场峰值，拉低了源端电场峰值，使n型漂移区13电场分布更加均匀，有效的提高了器件在横向方向的耐压，以确保器件在纵向方向上尽可能提升其耐压，进一步提高了器件的整体性能。
21.优选的，半导体埋层采用诸如sic或gan的宽禁带材料制成。通过加入宽禁带材料的半导体埋层，利用宽禁带材料的特点，在单粒子烧毁效应中，单粒子撞击会在器件中产生电子空穴对，衬底硅层1中产生的电子要越过半导体埋层需要更高的能量，因此可以有效地减少漏端电子的收集量，保证器件的抗单粒子烧毁性能。本技术的soi ldmos器件的瞬态电流随时间的变化关系图如图2所示。
22.请参考图3所示的传统soi ldmos器件以及本技术的soi ldmos器件在自加热效应前后的输出特性曲线对比图，传统soi ldmos器件漏极电流明显降低，这是由于器件温度的升高，会使得器件的晶格震动加剧，载流子的散射加剧，迁移率减小，电阻增大，最终导致电流的减小，表明传统的soi ldmos器件的自加热效应明显。而本技术提供的soi ldmos器件的漏极电流没有明显变化，没有明显的自加热效应。且经过实验，本技术的soi ldmos器件在let＝0.8pc/μm、vd＝150v情况下并未发生单粒子烧毁，具有良好的抗单粒子烧毁效应，可以很好地适应航空航天等辐照环境的使用需要。
23.以上所述的仅是本技术的优选实施方式，本发明不限于以上实施例。可以理解，本领域技术人员在不脱离本发明的精神和构思的前提下直接导出或联想到的其他改进和变化，均应认为包含在本发明的保护范围之内。