封装结构的制作方法

本发明涉及一种封装结构，尤其涉及一种具多芯片封装结构。

背景技术：

1、一般来说，传统多芯片封装因电连接的需求，会使用铜夹片与芯片及导线架(leadframe)作导通。然而，受限于导线架的尺寸及接脚连接的需求，封装尺寸较大，且一旦改变封装设计，铜夹片与导线架就需要重新开模与制造，导致封装设计的弹性差，且铜夹片、芯片及导线架间使用焊锡连接，亦使封装结构的电性表现及散热表现受限。

技术实现思路

1、本发明是针对一种封装结构，其可减小封装结构的尺寸，并可改善电性及散热效能。

2、根据本发明的实施例，封装结构具有第一表面及相对第一表面的第二表面，其包括第一重布线结构、第二重布线结构、第一芯片以及第二芯片。第一重布线结构位于第一表面上，第二重布线结构位于第二表面上。第一芯片包括第一mos组件(mos：metal oxidesemiconductor)，并具有第一电极。第二芯片倒装设置于封装结构中，第二芯片包括第二mos组件并具有第二电极及第三电极，第二电极与第三电极面向不同平面。第一电极与第三电极面向第一表面，并分别电连接第一重布线结构。第二电极面向第二表面，并电连接第二重布线结构。

3、在根据本发明的实施例的封装结构中，第一mos组件为水平式金氧半场效晶体管，第二mos组件为垂直式金氧半场效晶体管。

4、在根据本发明的实施例的封装结构中，第一重布线结构为扇出导线结构，包括第一导电层及第一介电层，第一介电层覆盖第一导电层。

5、在根据本发明的实施例的封装结构中，第二重布线结构为扇出导线结构，包括第二导电层及第二介电层，第二介电层覆盖至少部分的第二导电层。

6、在根据本发明的实施例的封装结构中，还包括第三芯片，第三芯片包括集成电路组件。

7、在根据本发明的实施例的封装结构中，第一芯片堆叠设置于第三芯片上。黏着层设置于第一芯片与第三芯片之间。

8、在根据本发明的实施例的封装结构中，还包括第一导电连接件，用以连接第一重布线路结构及第三芯片。

9、在根据本发明的实施例的封装结构中，第一芯片、第二芯片及第三芯片并排设置。

10、在根据本发明的实施例的封装结构中，第一芯片还包括集成电路组件。

11、在根据本发明的实施例的封装结构中，还包括第二导电连接件，与第一重布线路结构及第二重布线路结构连接。

12、基于上述，本发明的封装结构具有第一mos组件、第二mos组件及集成电路组件位于第一重布线路结构及第二重布线路结构之间，并且经由第一重布线路结构及第二重布线路结构实现第一mos组件、第二mos组件及集成电路组件的电连接，因此相较于现有技术，可有较弹性的封装设计，有助于封装结构的客制化，且可使封装结构尺寸减小，进而缩减传导路径，以改善电性效能。此外，部分第二重布线路结构可作为散热配置，以提高封装结构的散热效能。

技术特征：

1.一种封装结构，具有第一表面及相对所述第一表面的第二表面，其特征在于，包括：

2.根据权利要求1所述的封装结构，其特征在于，其中所述第一mos组件为水平式金氧半场效晶体管，所述第二mos组件为垂直式金氧半场效晶体管。

3.根据权利要求1所述的封装结构，其特征在于，其中所述第一重布线结构为扇出导线结构，包括第一导电层及第一介电层，所述第一介电层覆盖所述第一导电层。

4.根据权利要求1所述的封装结构，其特征在于，其中所述第二重布线结构为扇出导线结构，包括第二导电层及第二介电层，所述第二介电层覆盖至少部分的所述第二导电层。

5.根据权利要求1所述的封装结构，其特征在于，还包括第三芯片，所述第三芯片包括集成电路组件。

6.根据权利要求5所述的封装结构，其特征在于，其中：

7.根据权利要求5所述的封装结构，其特征在于，还包括：

8.根据权利要求5所述的封装结构，其特征在于，其中所述第一芯片、所述第二芯片及所述第三芯片并排设置。

9.根据权利要求1所述的封装结构，其特征在于，其中所述第一芯片还包括集成电路组件。

10.根据权利要求1所述的封装结构，其特征在于，还包括：

技术总结
本发明提供一种封装结构具有第一表面及相对第一表面的第二表面，其包括第一重布线结构、第二重布线结构、第一芯片以及第二芯片。第一重布线结构位于第一表面上，第二重布线结构位于第二表面上。第一芯片包括第一MOS组件，并具有第一电极。第二芯片倒装设置于封装结构中，第二芯片包括第二MOS组件并具有第二电极及第三电极，第二电极与第三电极面向不同平面。第一电极与第三电极面向第一表面，并分别电连接第一重布线结构。第二电极面向第二表面，并电连接第二重布线结构。本发明的封装结构可减小封装结构的尺寸，并可改善电性及散热效能。

技术研发人员：庄咏程
受保护的技术使用者：力智电子股份有限公司
技术研发日：
技术公布日：2024/1/11