一种基于增强型器件的自终止刻蚀方法及器件

1.本发明属于半导体技术领域，具体涉及一种基于增强型器件的自终止刻蚀方法及利用该方法获得的器件。


背景技术：

2.gan与第一代、第二代半导体材料相比，gan材料禁带宽、击穿电场高、电子饱和漂移速度高，而且耐高温、抗辐射，因此在高频、高功率电子领域具有广泛的应用潜力。algan/gan异质结界面处由极化效应产生的二维电子气所制备的高电子迁移率晶体管(hemt)是目前主要应用的平面结构gan基功率器件，兼具高耐压、高功率密度、高工作速度等优势。
3.然而传统的基于algan/gan异质结器件由于存在自发极化和压电极化效应形成天然的二维电子气导电沟道，为耗尽型器件，在实际应用中需要相对复杂的栅驱动电路，以及不满足失效安全要求。因此，在gan基功率电子器件应用中，增强型gan基hemt成为了重要的技术目标。目前实现增强型gan基hemt功率电子器件的主流技术p型栅帽层，通过algan/gan异质结上的p型gan帽层结构实现对异质结界面处二维电子气的耗尽。
4.制备p型gan帽层结构必备的工艺步骤是栅区域以外p-gan层刻蚀，形成p-gan盖帽层，然而由于刻蚀的工艺特点，对粗糙度、均匀性、选择性等方面提出了挑战，保证p-gan恰好被完全刻蚀且algan层不被损伤是非常重要的。p-gan残留或algan层被刻蚀减薄均会导致下方2deg浓度降低，进而影响p-gan晶体管的输出特性。因此，较小的表面刻蚀损伤，实现p-gan自停止刻蚀是目前制备p-ganalgan/gan hemt器件的关键难题。


技术实现要素：

5.本发明的目的在于提供一种基于增强型器件的自终止刻蚀方法及利用该方法获得的器件，以解决现有技术中导致的上述缺陷。
6.一种基于增强型器件的自终止刻蚀方法，包括如下步骤：
7.(1)在衬底上生长aln成核层；
8.(2)在aln成核层基础上，采用金属有机源化学气相沉积(mocvd)或其他方法非故意掺杂生长形成gan缓冲层，gan缓冲层的薄膜厚度范围为100nm-10um；
9.(3)gan缓冲层生长一定厚度后，继续采用mocvd或其他方法故意掺杂生长形成的gan沟道层，gan沟道层的薄膜厚度范围为50nm-500nm；
10.(4)在所述的gan沟道层生长一定厚度后，继续采用mocvd或其他方法生长形成aln插入层，薄膜厚度为1-10nm；
11.(5)在所述的aln插入层生长一定厚度后，继续采用mocvd或其他方法形成algan势垒层，薄膜厚度范围为20nm-200nm，所述gan沟道层、aln插入层和algan势垒层界面处形成二维电子气的沟道；
12.(6)在上一步骤形成的结构的基础上采用mocvd或其他方法形成mgo层，薄膜厚度范围为1nm-10nm，并在此基础上采用cp2mg/ga气相比为2％的mg掺杂gan薄膜，形成p-gan层
并经退火处理，退火处理温度为700℃-900℃，所述的退火处理的时间为10min-20min，p-gan层的厚度为20nm-100nm，p-gan层中mg离子的掺杂浓度为1
×e19
cm-3-5
×e19
cm-3
；
13.(7)在上一步骤形成的结构的基础上，器件制造首先通过使用cl2/bcl
3 icp(感应耦合等离子体反应离子蚀刻)通过台面蚀刻将有源区隔离一定深度，使用光刻胶保护p-gan栅极区域；
14.(8)在上一步骤的基础上采用蚀刻方法将除栅电极下方的p-gan的部分去除，只保留栅电极下方才有的p-gan层；
15.(9)在上一步骤形成的结构的基础上，使用icp在非栅极活性区域上执行高选择性cl2/bcl3/sf6混合气体等离子体蚀刻，刻蚀条件为：icp功率300w，rf功率40w，反应室压力为1pa，当p-gan层刻蚀完之后，刻蚀气体sf6与mgo层发生反应，形成mgf2薄膜，以阻止进一步的刻蚀；
16.(10)在上一步骤形成的结构的基础上，通过缓冲氧化物蚀刻剂湿处理1分钟，去除表面上的mgf2层；
17.(11)在上一步骤形成的结构的基础上，采用电子束蒸镀技术依次沉积锗/钛/铝/钛/氮化钛形成所述的漏电极和源电极，并进行退火处理形成欧姆接触，与algan/gan异质结形成n型重掺杂，减小欧姆接触电阻，锗金属层厚度为1-20nm；
18.(12)在上一步骤形成的结构的基础上，采用电子束蒸镀技术依次沉积ni/au形成栅电极，其为常规的肖特基接触或者金属-介质层-半导体结构；
19.(13)在上一步骤形成的结构的基础上，利用pecvd方法沉积钝化层，所述的钝化层为sinx薄膜材料，用于隔绝algan与栅电极直接接触，减少栅漏电，提高器件击穿电压。
20.进一步地，所述衬底采用si、gan、蓝宝石或sic材料。
21.进一步地，所述步骤(12)中栅电极中ni、au的厚度分别为45nm和100nm。
22.进一步地，所述步骤(13)中沉积钝化层的工艺参数为：气体流量比为sih4：nh3＝2：1，压强为600mtorr，温度为280℃，功率22w，厚度为250nm。
23.依据上述方法制备出的增强型器件，该器件包括自下而上依次排布的衬底、aln成核层、gan缓冲层、gan沟道层、aln插入层、algan势垒层、mgo层以及p-gan层，分布于两端的漏电极和源电极，设置于p-gan层顶部的栅电极，设置于p-gan层与漏电极之间的钝化层以及设置于gan沟道层与aln插入层之间的二维电子气。
24.本发明的优点在于：
25.(1)本发明制备出的器件是一种gan基的高电子迁移率晶体管增强器件，其p-gan的表面粗糙度以及algan势垒层过刻蚀的问题均得到有效改善，经过工艺的优化，algan/gan异质结的结晶质量也会有所改善，而且具备重复性好的特点。同时结合器件hemt原有的高阈值电压、高击穿电压、高电流密度、以及优良的夹断特性。
26.(2)在p-gan层和algan势垒层之间生长的mgo层，在p-gan层的刻蚀过程中，mgo会与刻蚀气体sf6反应生成mgf2薄膜，形成的mgf2薄膜可以起到保护algan势垒层的作用，进而减少过度刻蚀，也即实现了刻蚀的自动终止，降低器件的栅极泄露，阻挡刻蚀过程中对gan的刻蚀损伤，从而省略高温退火修复工艺，提升hemt器件的工作效率。
附图说明
27.图1为本发明的结构示意图。
28.图2为刻蚀前的结构示意图。
29.图3为刻蚀后的结构示意图。
30.其中：101衬底，102aln成核层，103gan缓冲层，104gan沟道层，105aln插入层，106algan势垒层，107mgo层，108p-gan层，109漏电极，110源电极，111栅电极，112钝化层，113二维电子气。
具体实施方式
31.为使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体实施方式，进一步阐述本发明。
32.实施例1
33.(1)在衬底101上生长aln成核层102；
34.(2)在aln成核层102基础上，采用金属有机源化学气相沉积(mocvd)或其他方法非故意掺杂生长形成gan缓冲层103，gan缓冲层103的薄膜厚度范围为100nm；
35.(3)gan缓冲层103生长一定厚度后，继续采用mocvd或其他方法故意掺杂生长形成的gan沟道层104，gan沟道层104的薄膜厚度范围为50nm；
36.(4)在所述的gan沟道层104生长一定厚度后，继续采用mocvd或其他方法生长形成aln插入层105，薄膜厚度为1-10nm；
37.(5)在所述的aln插入层105生长一定厚度后，继续采用mocvd或其他方法形成algan势垒层106，薄膜厚度范围为20nm，所述gan沟道层104、aln插入层105和algan势垒层106界面处形成二维电子气113的沟道；
38.(6)在上一步骤形成的结构的基础上采用mocvd或其他方法形成mgo层107，薄膜厚度范围为1nm-10nm，并在此基础上采用cp2mg/ga气相比为2％的mg掺杂gan薄膜，形成p-gan层108并经退火处理，退火处理温度为700℃，所述的退火处理的时间为20min，p-gan层108的厚度为20nm，p-gan层108中mg离子的掺杂浓度为1
×
e19cm-3；
39.(7)在上一步骤形成的结构的基础上，器件制造首先通过使用cl2/bcl3 icp(感应耦合等离子体反应离子蚀刻)通过台面蚀刻将有源区隔离一定深度，使用光刻胶保护p-gan栅极区域；
40.(8)在上一步骤的基础上采用蚀刻方法将除栅电极111下方的p-gan的部分去除，只保留栅电极111下方才有的p-gan层108；
41.(9)在上一步骤形成的结构的基础上，使用icp在非栅极活性区域上执行高选择性cl2/bcl3/sf6混合气体等离子体蚀刻，刻蚀条件为：icp功率300w，rf功率40w，反应室压力为1pa，当p-gan层108刻蚀完之后，刻蚀气体sf6与mgo层107发生反应，形成mgf2薄膜，以阻止进一步的刻蚀；
42.(10)在上一步骤形成的结构的基础上，通过缓冲氧化物蚀刻剂湿处理1分钟，去除表面上的mgf2层；
43.(11)在上一步骤形成的结构的基础上，采用电子束蒸镀技术依次沉积锗/钛/铝/钛/氮化钛形成所述的漏电极109和源电极110，并进行退火处理形成欧姆接触，与algan/
gan异质结形成n型重掺杂，减小欧姆接触电阻，锗金属层厚度为1-20nm；
44.(12)在上一步骤形成的结构的基础上，采用电子束蒸镀技术依次沉积ni/au形成栅电极111，其为常规的肖特基接触或者金属-介质层-半导体结构，ni、au的厚度分别为45nm和100nm；
45.(13)在上一步骤形成的结构的基础上，利用pecvd方法沉积钝化层112，所述的钝化层112为sinx薄膜材料，用于隔绝algan与栅电极111直接接触，减少栅漏电，提高器件击穿电压，沉积钝化层112的工艺参数为：气体流量比为sih4：nh3＝2：1，压强为600mtorr，温度为280℃，功率22w，厚度为250nm。
46.实施例2
47.(1)在衬底101上生长aln成核层102；
48.(2)在aln成核层102基础上，采用金属有机源化学气相沉积(mocvd)或其他方法非故意掺杂生长形成gan缓冲层103，gan缓冲层103的薄膜厚度范围为1um；
49.(3)gan缓冲层103生长一定厚度后，继续采用mocvd或其他方法故意掺杂生长形成的gan沟道层104，gan沟道层104的薄膜厚度范围为300nm；
50.(4)在所述的gan沟道层104生长一定厚度后，继续采用mocvd或其他方法生长形成aln插入层105，薄膜厚度为5nm；
51.(5)在所述的aln插入层105生长一定厚度后，继续采用mocvd或其他方法形成algan势垒层106，薄膜厚度范围为100nm，所述gan沟道层104、aln插入层105和algan势垒层106界面处形成二维电子气113的沟道；
52.(6)在上一步骤形成的结构的基础上采用mocvd或其他方法形成mgo层107，薄膜厚度范围为5nm，并在此基础上采用cp2mg/ga气相比为2％的mg掺杂gan薄膜，形成p-gan层108并经退火处理，退火处理温度为800℃，所述的退火处理的时间为15min，p-gan层108的厚度为60nm，p-gan层108中mg离子的掺杂浓度为3
×
e19cm-3；
53.(7)在上一步骤形成的结构的基础上，器件制造首先通过使用cl2/bcl3 icp(感应耦合等离子体反应离子蚀刻)通过台面蚀刻将有源区隔离一定深度，使用光刻胶保护p-gan栅极区域；
54.(8)在上一步骤的基础上采用蚀刻方法将除栅电极111下方的p-gan的部分去除，只保留栅电极111下方才有的p-gan层108；
55.(9)在上一步骤形成的结构的基础上，使用icp在非栅极活性区域上执行高选择性cl2/bcl3/sf6混合气体等离子体蚀刻，刻蚀条件为：icp功率300w，rf功率40w，反应室压力为1pa，当p-gan层108刻蚀完之后，刻蚀气体sf6与mgo层107发生反应，形成mgf2薄膜，以阻止进一步的刻蚀；
56.(10)在上一步骤形成的结构的基础上，通过缓冲氧化物蚀刻剂湿处理1分钟，去除表面上的mgf2层；
57.(11)在上一步骤形成的结构的基础上，采用电子束蒸镀技术依次沉积锗/钛/铝/钛/氮化钛形成所述的漏电极109和源电极110，并进行退火处理形成欧姆接触，与algan/gan异质结形成n型重掺杂，减小欧姆接触电阻，锗金属层厚度为1-20nm；
58.(12)在上一步骤形成的结构的基础上，采用电子束蒸镀技术依次沉积ni/au形成栅电极111，其为常规的肖特基接触或者金属-介质层-半导体结构，ni、au的厚度分别为
45nm和100nm；
59.(13)在上一步骤形成的结构的基础上，利用pecvd方法沉积钝化层112，所述的钝化层112为sinx薄膜材料，用于隔绝algan与栅电极111直接接触，减少栅漏电，提高器件击穿电压，沉积钝化层112的工艺参数为：气体流量比为sih4：nh3＝2：1，压强为600mtorr，温度为280℃，功率22w，厚度为250nm。
60.实施例3
61.(1)在衬底101上生长aln成核层102；
62.(2)在aln成核层102基础上，采用金属有机源化学气相沉积(mocvd)或其他方法非故意掺杂生长形成gan缓冲层103，gan缓冲层103的薄膜厚度范围为10um；
63.(3)gan缓冲层103生长一定厚度后，继续采用mocvd或其他方法故意掺杂生长形成的gan沟道层104，gan沟道层104的薄膜厚度范围为500nm；
64.(4)在所述的gan沟道层104生长一定厚度后，继续采用mocvd或其他方法生长形成aln插入层105，薄膜厚度为10nm；
65.(5)在所述的aln插入层105生长一定厚度后，继续采用mocvd或其他方法形成algan势垒层106，薄膜厚度范围为200nm，所述gan沟道层104、aln插入层105和algan势垒层106界面处形成二维电子气113的沟道；
66.(6)在上一步骤形成的结构的基础上采用mocvd或其他方法形成mgo层107，薄膜厚度范围为10nm，并在此基础上采用cp2mg/ga气相比为2％的mg掺杂gan薄膜，形成p-gan层108并经退火处理，退火处理温度为900℃，所述的退火处理的时间为10min，p-gan层108的厚度为100nm，p-gan层108中mg离子的掺杂浓度为5
×
e19cm-3；
67.(7)在上一步骤形成的结构的基础上，器件制造首先通过使用cl2/bcl3 icp(感应耦合等离子体反应离子蚀刻)通过台面蚀刻将有源区隔离一定深度，使用光刻胶保护p-gan栅极区域；
68.(8)在上一步骤的基础上采用蚀刻方法将除栅电极111下方的p-gan的部分去除，只保留栅电极111下方才有的p-gan层108；
69.(9)在上一步骤形成的结构的基础上，使用icp在非栅极活性区域上执行高选择性cl2/bcl3/sf6混合气体等离子体蚀刻，刻蚀条件为：icp功率300w，rf功率40w，反应室压力为1pa，当p-gan层108刻蚀完之后，刻蚀气体sf6与mgo层107发生反应，形成mgf2薄膜，以阻止进一步的刻蚀；
70.(10)在上一步骤形成的结构的基础上，通过缓冲氧化物蚀刻剂湿处理1分钟，去除表面上的mgf2层；
71.(11)在上一步骤形成的结构的基础上，采用电子束蒸镀技术依次沉积锗/钛/铝/钛/氮化钛形成所述的漏电极109和源电极110，并进行退火处理形成欧姆接触，与algan/gan异质结形成n型重掺杂，减小欧姆接触电阻，锗金属层厚度为1-20nm；
72.(12)在上一步骤形成的结构的基础上，采用电子束蒸镀技术依次沉积ni/au形成栅电极111，其为常规的肖特基接触或者金属-介质层-半导体结构，ni、au的厚度分别为45nm和100nm；
73.(13)在上一步骤形成的结构的基础上，利用pecvd方法沉积钝化层112，所述的钝化层112为sinx薄膜材料，用于隔绝algan与栅电极111直接接触，减少栅漏电，提高器件击
穿电压，沉积钝化层112的工艺参数为：气体流量比为sih4：nh3＝2：1，压强为600mtorr，温度为280℃，功率22w，厚度为250nm。
74.由技术常识可知，本发明可以通过其它的不脱离其精神实质或必要特征的实施方案来实现。因此，上述公开的实施方案，就各方面而言，都只是举例说明，并不是仅有的。所有在本发明范围内或在等同于本发明的范围内的改变均被本发明包含。