一种隧穿效率可调的半浮栅晶体管及其制备方法

1.本发明属于半导体存储器技术领域，具体涉及一种隧穿效率可调的半浮栅晶体管及其制备方法。


背景技术：

2.随着器件尺寸越来越小，目前dram器件正面临越来越多的问题，比如dram器件要求64ms刷新一次，因此电容器的电容值必须保持在一定数值以上，以保证有足够长的电荷保持时间。但是随着集成电路特征尺寸的缩小，大电容的制造已越来越困难，而且已经占了制造成本的30％以上。半浮栅晶体管作为一种新型的存储器件，不同于通常的1t1c结构的dram器件，它由一个浮栅晶体管和嵌入式隧穿晶体管(tfet)组成，利用隧穿晶体管开启时载流子的带带隧穿完成载流子的编程，利用半浮栅与n阱区构成pn结的正偏完成电荷的擦除。从其工作原理可以看出，n阱区的掺杂浓度会影响隧穿晶体管的隧穿效率进而影响到半浮栅晶体管的编程效率及其读出电流。
3.另一方面，n阱区的掺杂浓度也关乎着半浮栅晶体管沟道的杂质分布及浓度，影响着半浮栅器件的阈值电压。因此，如何通过适当的n阱区离子注入工艺来获得合适的tfet隧穿效率以及半浮栅晶体管的阈值电压是实现器件良好性能的关键。


技术实现要素：

4.本发明公开一种隧穿效率可调的半浮栅晶体管制备方法，包括以下步骤：在衬底的器件制作区域形成p阱区,接着进行第一次轻掺杂n型离子注入形成n阱区，以形成半浮栅晶体管的沟道杂质分布，所述n阱区位于所述p阱区上方；刻蚀形成u形槽，使u型槽贯穿所述n阱区；淀积第一栅氧化层，随后进行刻蚀，在所述n阱区表面形成窗口，接着形成半浮栅，使其覆盖第一栅氧化层并完全填充所述u型槽，且在窗口处与所述n阱区相接触；之后进行边缘刻蚀，使邻接窗口一侧的部分所述n阱区的表面露出，进行第二次重掺杂n型离子注入，在所述n阱区中形成n
+
掺杂区，以调控隧穿晶体管的隧穿效率；形成控制栅介质，使其覆盖半浮栅并延伸覆盖部分所述n
+
掺杂区，接着形成控制栅，使其覆盖控制栅介质；在所述控制栅两侧形成源区和漏区。
5.本发明的隧穿效率可调的半浮栅晶体管制备方法中，优选为，所述半浮栅为p型多晶硅，所述控制栅为n型多晶硅。
6.本发明的隧穿效率可调的半浮栅晶体管制备方法中，优选为，所述第一次轻掺杂n型离子注入的剂量范围为8e
12
cm-2
～8e
13
cm-2
；所述第二次重掺杂n型离子注入的剂量范围为1e
14
cm-2
～5e
14
cm-2
。
7.本发明还公开一种隧穿效率可调的半浮栅晶体管，包括：衬底，其形成有p阱区、n阱区和u型槽，其中，n阱区位于p阱区上方，，u型槽贯穿n阱区，n阱区一侧的上部形成有n
+
掺杂区；第一栅氧化层，形成在所述u型槽表面并延伸覆盖部分所述n阱区表面，且在一侧形成有窗口；半浮栅，覆盖所述第一栅氧化层并完全填充所述u型槽，且在窗口处与n阱区相接
触；控制栅介质，覆盖所述半浮栅并延伸覆盖部分所述n
+
掺杂区；控制栅，覆盖所述控制栅介质；源区和漏区，分别形成在所述控制栅两侧，所述n阱区和所述n
+
掺杂区中。
8.本发明的隧穿效率可调的半浮栅晶体管中，优选为，所述半浮栅为p型多晶硅，所述控制栅为n型多晶硅。
9.本发明的隧穿效率可调的半浮栅晶体管中，优选为，所述半浮栅为p型多晶硅，所述控制栅为n型多晶硅。
10.本发明的隧穿效率可调的半浮栅晶体管中，优选为，所述控制栅介质包括氧化硅层和氮化硅层。
11.本发明通过两次n阱区离子注入从工艺流程上平衡了半浮栅晶体管阈值电压及隧穿晶体管隧穿效率，优化了器件的性能。
附图说明
12.图1是隧穿效率可调的半浮栅晶体管制备方法的流程图。
13.图2～图9是隧穿效率可调的半浮栅晶体管制备方法各步骤的阶段性结构示意图。
具体实施方式
14.为了使本发明的目的、技术方案及优点更加清楚明白，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
15.在本发明的描述中，需要说明的是，术语“上”、“下”、“垂直”“水平”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。
16.此外，在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。除非在下文中特别指出，器件中的各个部分可以由本领域的技术人员公知的材料构成，或者可以采用将来开发的具有类似功能的材料。
17.图1是隧穿效率可调的半浮栅晶体管制备方法的流程图。如图1所示，包括以下步骤：
18.步骤s1，在衬底的器件制作区域淀积垫氧化物层和氮化物层形成硬掩膜200，然后进行p型离子注入及相关的退火形成p阱区100,接着进行第一次剂量范围在8e
12
cm-2
～8e
13
cm-2
之间的掺杂浓度较轻的n型离子注入及退火，形成n阱区102，所得结构如图2所示。本次掺杂浓度较轻的n阱区离子注入主要用来形成半浮栅晶体管的沟道杂质分布。
19.步骤s2，然后刻蚀形成u形槽，使u型槽的贯穿n阱区102，然后去除硬掩膜层104,所得结构如图3所示。
20.步骤s3，淀积第一层栅氧化层103，随后进行刻蚀，在n阱区102表面形成半浮栅窗
口，所得结构如图4所示。紧接着淀积一定厚度的p型第一多晶硅层104作为半浮栅，并进行化学机械抛光(cmp)，使其覆盖第一栅氧化层103并完全填充u型槽，且在窗口处与n阱区102相接触，所得结构如图5所示。
21.步骤s4，之后淀积氮化硅掩膜进行边缘刻蚀，去除邻接半浮栅窗口一侧的部分第一多晶硅层104和部分第一栅氧化层103，使部分n阱区102的表面露出，所得结构如图6所示。淀积牺牲氧化层，进行第二次剂量范围在1e
14
cm-2
～5e
14
cm-2
之间的掺杂浓度较重的n型离子注入及退火，在n阱区102中形成n
+
掺杂区105，而后去除牺牲氧化层，所得结构如图7所示。第二次掺杂浓度较重的n阱区离子注入主要用于调控隧穿晶体管的隧穿效率。通过两次n阱区离子注入从工艺流程上平衡了半浮栅晶体管阈值电压及隧穿晶体管隧穿效率难以折衷的问题，使器件的性能在工艺流程上得到了优化。
22.步骤s5，淀积一定厚度的氧化硅层106及氮化硅层107形成控制栅介质，使其覆盖第一多晶硅层104并延伸覆盖部分所述n
+
掺杂区105。接着淀积第二多晶硅层108，使其覆盖控制栅介质。进行边缘刻蚀，使得控制栅两侧的衬底表面露出，所得结构如图8所示。
23.步骤s6，在控制栅两侧形成侧墙109。然后进行n型离子注入，形成源区110和漏区111，并使第二多晶硅层108形成n型掺杂作为控制栅，完成隧穿效率可调的半浮栅晶体管的制备，所得结构如图9所示。当然本发明不限定于此，还可以通过外延等方式形成源区、漏区和控制栅。
24.如图9所示，隧穿效率可调的半浮栅晶体管包括：衬底，其形成有p阱区100、n阱区102和u型槽，其中，n阱区102位于p阱区100上方，u型槽贯穿n阱区102，n阱区102一侧的上部形成有n
+
掺杂区105；第一栅氧化层103，形成在u型槽表面并延伸覆盖部分n阱区102表面，且在一侧形成有窗口；半浮栅104，覆盖第一栅氧化层103并完全填充u型槽，且在窗口处与n阱区102相接触；控制栅介质包括氧化硅106和氮化硅107，覆盖半浮栅104并延伸覆盖部分n
+
掺杂区105；控制栅108，覆盖控制栅介质；源区110和漏区111，分别形成在控制栅两侧的n阱区102和n
+
掺杂区105中。
25.以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。