封装结构及集成电路板的制作方法

本申请实施例涉及集成电路封装领域，特别涉及一种封装结构及集成电路板。

背景技术：

1、集成电路封装是集成电路技术领域的重要生产环节，近年来计算机、通信相关技术的发展，对集成电路封装技术提出了更高的要求，即更小、更薄、更轻、更可靠、多功能、低功耗和低成本。在二维组装密度已经达到理论最大值的情况下，更高密度的2.5d封装和三维立体堆叠封装技术(3d封装)开始发展起来。

2、2.5d封装可以将不同制程下的处理器、内存等模块合封在一起，既避免了芯片尺寸的增大，带来良率的下降，又可以根据功能选取模块，降低开发成本。在2.5d封装中，可以通过再布线结构向上承载多个芯片向下与封装基板互联，以实现芯片互联并将信号电源扇出到封装基板的同时，需要面对一系列问题，例如，再布线结构可靠性欠佳。

技术实现思路

1、本申请实施例的主要目的在于提出一种封装结构，至少有利于改善再布线结构可靠性欠佳问题。

2、为实现上述目的，本申请实施例提供一种封装结构，包括：基底，所述基底具有多个第一导电层以及多个第二导电层，且所述第一导电层和所述第二导电层的电属性类型不同，所述电属性类型包括第一电属性类型和第二电属性类型；再布线结构，所述再布线结构位于所述基底上，所述再布线结构包括：多层间隔排布的再布线层，处于同层的所述再布线层的电属性类型相同，且处于相邻层的所述再布线层的电属性类型不同；其中，所述第一导电层通过第一导电柱电连接每一具有所述第一电属性类型的所述再布线层，所述第二导电层通过第二导电柱电连接每一具有所述第二电属性类型的所述再布线层；多个导电凸块，所述导电凸块位于所述再布线结构远离所述基底的表面，且所述导电凸块通过所述再布线结构与所述第一导电层或者所述第二导电层电连接。

3、为实现上述目的，本申请实施例还提供一种集成电路板，包括：如上述任一项所述的封装结构。

4、本申请实施例提供的技术方案至少具有以下优点：

5、本申请实施例提供的技术方案中，相邻层的再布线层的电属性类型不同，即具有不同电属性类型的再布线层交替排列，换句话说，在具有相同电属性类型的再布线层之间增加一个不相同的电属性类型的再布线层，能够减少再布线层上下表面的串扰，同时降低不同电属性类型的再布线层的层间距，有利于控制阻抗，层间耦合及屏蔽，有利于降低了再布线层电容，有效滤除噪声以平衡电压，可以提升再布线结构的可靠性。同层的再布线层具有同一电属性类型，如此，可以避免同一再布线层内的不同电属性类型的层间串扰，可以提升再布线结构的可靠性。

技术特征：

1.一种封装结构，其特征在于，包括：

2.根据权利要求1所述的封装结构，其特征在于，所述导电凸块与所述再布线层表面、距离所述基底最远的所述第一导电柱或者距离所述基底最远的所述第二导电柱相接触。

3.根据权利要求1所述的封装结构，其特征在于，所述导电凸块与距离所述基底最远的所述第一导电柱表面或者距离所述基底最远的所述第二导电柱表面接触。

4.根据权利要求1所述的封装结构，其特征在于，所述再布线层的层数大于或等于3。

5.根据权利要求4所述的封装结构，其特征在于，距离所述基底最远的所述再布线层的电属性类型为地属性。

6.根据权利要求1所述的封装结构，其特征在于，所述再布线层包括层叠的第一再布线层、第二再布线层、第三再布线层、第四再布线层以及第五再布线层，所述第一再布线层、第三再布线层以及第五再布线层具有所述第一电属性类型，所述第二再布线层以及第四再布线层具有所述第二电属性类型；所述第一电属性类型为地属性，所述第二电属性类型为电源属性。

7.根据权利要求1所述的封装结构，其特征在于，所述第一导电层与所述第二导电层交替间隔排列。

8.根据权利要求1所述的封装结构，其特征在于，所述第一导电层与第二导电层的总数量与所述导电凸块的数量的比值范围为1～4。

9.根据权利要求1所述的封装结构，其特征在于，所述基底上具有绝缘层，所述再布线结构位于所述绝缘层内；所述再布线层结构还包括：隔离层，所述隔离层位于相邻层的所述再布线层之间，且位于所述第一导电柱与具有所述第二电属性类型的所述再布线层之间以及所述第二导电柱与具有所述第一电属性类型的所述再布线层之间。

10.根据权利要求1所述的封装结构，其特征在于，相邻所述导电凸块等间距排列。

11.一种集成电路板，其特征在于，包括：如权利要求1～10任一项所述的封装结构。

技术总结
本申请实施例涉及集成电路封装领域，提供一种封装结构及集成电路板，包括：基底，基底具有多个第一导电层以及多个第二导电层，且第一导电层和第二导电层的电属性类型不同；再布线结构，再布线结构包括：多层间隔排布的再布线层，处于同层的再布线层的电属性类型相同，且处于相邻层的再布线层的电属性类型不同；多个导电凸块，导电凸块通过再布线结构与第一导电层或者第二导电层电连接，至少可以改善再布线结构可靠性欠佳问题。

技术研发人员：姜强,李乐琪,王宗伟,庞健,孙拓北
受保护的技术使用者：深圳市中兴微电子技术有限公司
技术研发日：
技术公布日：2024/1/13