场效应晶体管的制作方法

本说明书所公开的技术涉及一种场效应晶体管。

背景技术：

1、在日本特开2009-194065号公报(以下称为专利文献1)中公开了沟槽栅极型的场效应晶体管。该场效应晶体管具有从体层向下侧突出的多个p型深层。各p型深层以在从上侧观察半导体基板时相对于沟槽交叉的方式延伸。各p型深层从体层延伸至比沟槽的底面靠下侧的位置。在专利文献1所公开的场效应晶体管的一例中，各p型深层在位于体层的下侧的沟槽的侧面及沟槽的底面与栅极绝缘膜相接。各p型深层具有与体层相比高的p型杂质浓度。另外，场效应晶体管具有与体层及各p型深层相接的n型的漂移层。当该场效应晶体管截止时，耗尽层从体层向漂移层内扩展。通过在漂移层内扩展的耗尽层，源极-漏极间的电压被保持。另外，当该场效应晶体管截止时，耗尽层还从各深p层向漂移层内扩展。由于各深p层在沟槽的底面与栅极绝缘膜相接，因此通过从各深p层扩展的耗尽层，沟槽的底面的周边的漂移层被耗尽化。这样，通过从各深p层向沟槽的底面的周边扩展的耗尽层，抑制在沟槽的底面的周边的栅极绝缘膜及漂移层发生电场集中。因而，该场效应晶体管具有高的耐压。

技术实现思路

1、在专利文献1的场效应晶体管中，当对栅极电极施加阈值以上的电位时，在栅极绝缘膜附近的体层形成沟道，通过沟道而使源极层与漂移层连接。因而，电子从源极层经由沟道流向漂移层。在深层被设于体层的下侧的范围内，深层与栅极绝缘膜相接。由于深层具有与体层相比高的p型杂质浓度，因此在深层中不形成沟道。因而，在形成于体区域的沟道内流动的电子避开深层而向漂移层流动。这样，在专利文献1的场效应晶体管中，存在形成沟道的范围窄、沟道电阻高这样的问题。在本说明书中，提出在具有p型深层的场效应晶体管中降低沟道电阻的技术。

2、本说明书所公开的场效应晶体管具有：半导体基板，在上表面设置有沟槽；栅极绝缘膜，覆盖所述沟槽的内表面；以及栅极电极，配置于所述沟槽内，通过所述栅极绝缘膜而与所述半导体基板绝缘。所述半导体基板具有：n型的源极层，在所述沟槽的侧面与所述栅极绝缘膜相接；p型的体层，在位于所述源极层的下侧的所述沟槽的所述侧面与所述栅极绝缘膜相接；多个p型深层；以及漂移层。所述多个p型深层分别从所述体层向下侧突出，以在从上侧观察所述半导体基板时与所述沟槽交叉的方式延伸，从所述体层延伸至比所述沟槽的底面靠下侧的位置，在位于所述体层的下侧的所述沟槽的所述侧面及所述沟槽的所述底面与所述栅极绝缘膜相接。所述漂移层跨所述多个p型深层之间的间隔区域和所述多个p型深层的下侧的区域而分布，是与所述多个p型深层的下表面相接的n型层。所述间隔区域内的所述漂移层与所述体层的下表面及所述多个p型深层的侧面相接，所述间隔区域内的所述漂移层在位于所述体层的下侧的所述沟槽的所述侧面及所述沟槽的所述底面与所述栅极绝缘膜相接。各所述p型深层具有低浓度区域以及与所述低浓度区域及所述体层相比p型杂质浓度高的高浓度区域。各所述低浓度区域从下侧与所述体层相接，各所述低浓度区域在位于所述体层的下侧的所述沟槽的所述侧面与所述栅极绝缘膜相接。各所述高浓度区域从下侧与对应的所述低浓度区域相接。

3、该场效应晶体管的各p型深层具有低浓度区域和高浓度区域。高浓度区域配置于比低浓度区域靠下侧(即，接近漂移层的一侧)的位置。因此，当该场效应晶体管截止时，耗尽层从高浓度区域向漂移层扩展。通过从高浓度区域扩展的耗尽层而使沟槽的底面的周边耗尽化。由此，抑制在沟槽的底面的周边的栅极绝缘膜和漂移层发生电场集中。因而，在该场效应晶体管中，可得到高的耐压。另外，低浓度区域在体层的下侧与栅极绝缘膜相接。因而，在场效应晶体管导通时，不仅在体层、还在p型杂质浓度低的低浓度区域(即，p型深层的一部分)形成沟道。这样，通过在低浓度区域形成沟道，沟道变宽。因而，在该场效应晶体管中，可得到低的沟道电阻。如以上说明的那样，根据该场效应晶体管的构造，能够在通过p型深层实现高的耐压的同时通过低浓度区域实现低的沟道电阻。

技术特征：

1.一种场效应晶体管(10)，其特征在于，具有：

2.根据权利要求1所述的场效应晶体管，其特征在于，

3.根据权利要求2所述的场效应晶体管，其特征在于，

4.根据权利要求1～3中的任一项所述的场效应晶体管，其特征在于，

5.根据权利要求1～4中的任一项所述的场效应晶体管，其特征在于，

技术总结
一种场效应晶体管(10)，其具有多个p型深层(36)。所述p型深层从体层(34)向下侧突出，以在从上侧观察半导体基板(12)时与沟槽(14)交叉的方式延伸，且在位于所述体层的下侧的所述沟槽的侧面及底面与栅极绝缘膜(16)相接。所述各p型深层具有低浓度区域(36a)和高浓度区域(36b)。所述各低浓度区域从下侧与所述体层相接，且在位于所述体层的下侧的所述沟槽的所述侧面与所述栅极绝缘膜相接。各高浓度区域从下侧与对应的所述低浓度区域相接。

技术研发人员：高谷秀史
受保护的技术使用者：株式会社电装
技术研发日：
技术公布日：2024/1/15