半导体器件的制造方法、衬底处理方法、衬底处理装置、及程序与流程

本公开文本涉及半导体器件的制造方法、衬底处理方法、衬底处理装置、及程序。

背景技术：

1、作为半导体器件的制造工序中的一个工序，有时进行在衬底的表面上形成膜的处理的工序(例如参照专利文献1、2)。

2、现有技术文献

3、专利文献

4、专利文献1：日本特开2010-153776号公报

5、专利文献1:日本特开2014-216342号公报

技术实现思路

1、发明所要解决的课题

2、本公开文本的目的在于提供下述技术：在将衬底的凹状结构的内部用膜埋入时，降低在形成于衬底的表面的图案之间产生的应力。

3、用于解决课题的手段

4、根据本公开文本的一个方式，提供进行如下工序的技术：

5、(a)向在表面设置有凹状结构的衬底供给第一原料气体而在所述凹状结构的内面形成具有规定的附着力(日文：凝着力)的第一膜的工序；和

6、(b)向所述衬底供给第二原料气体而在所述第一膜上形成具有比所述第一膜的附着力小的附着力的第二膜的工序。

7、发明效果

8、根据本公开文本，在将衬底的凹状结构的内部用膜埋入时，能够降低在形成于衬底的表面上的图案之间产生的应力。

技术特征：

1.半导体器件的制造方法，其具有：

2.根据权利要求1所述的半导体器件的制造方法，其中，

3.根据权利要求1或2所述的半导体器件的制造方法，其中，

4.根据权利要求3所述的半导体器件的制造方法，其中，所述第一反应气体及所述第二反应气体分别为氧化气体，所述第一膜及所述第二膜分别为氧化膜。

5.根据权利要求4所述的半导体器件的制造方法，其中，所述第一反应气体的氧化力比所述第二反应气体的氧化力小。

6.根据权利要求1～5中任一项所述的半导体器件的制造方法，其中，所述第一膜的阶梯被覆性比所述第二膜的阶梯被覆性高。

7.根据权利要求1～6中任一项所述的半导体器件的制造方法，其中，所述第一原料气体的分子量比所述第二原料气体的分子量大。

8.根据权利要求7所述的半导体器件的制造方法，其中，

9.根据权利要求1～8中任一项所述的半导体器件的制造方法，其中，在(b)中，形成所述第二膜直至由所述第一膜和所述第二膜将所述凹状结构内的至少一部分填充为止。

10.根据权利要求9所述的半导体器件的制造方法，其中，在(b)中，形成所述第二膜直至由所述第一膜和所述第二膜将所述凹状结构内的整体填充为止。

11.根据权利要求1～10中任一项所述的半导体器件的制造方法，其中，

12.根据权利要求1～11中任一项所述的半导体器件的制造方法，其中，

13.根据权利要求12所述的半导体器件的制造方法，其中，

14.根据权利要求13所述的半导体器件的制造方法，其中，在(a)中，在不使所述烷氧基从硅脱离而使所述氨基从硅脱离、且所述氨基脱离并维持着与所述烷氧基的键合的状态下的硅向所述衬底的表面吸附的条件下，向所述衬底供给所述第一原料气体。

15.根据权利要求13或14所述的半导体器件的制造方法，其中，所述第一原料气体是二烷基氨基三烷氧基硅烷气体。

16.根据权利要求12～15中任一项所述的半导体器件的制造方法，其中，所述第二原料气体具有包含与所述规定元素键合的卤素元素的分子结构。

17.根据权利要求1～16中任一项所述的半导体器件的制造方法，其中，在(b)之后，进一步进行(a)，在所述第二膜上形成所述第一膜。

18.衬底处理方法，其具有：

19.衬底处理装置，其具有：

20.程序，其通过计算机使所述衬底处理装置在衬底处理装置的处理室内执行：

技术总结
进行(a)向在表面设置有凹状结构的衬底供给第一原料气体而在所述凹状结构的内面形成具有规定的附着力的第一膜的工序；和(b)向所述衬底供给第二原料气体而在所述第一膜上形成具有比所述第一膜的附着力小的附着力的第二膜的工序。

技术研发人员：赤江尚德,清水富介,尾崎贵志
受保护的技术使用者：株式会社国际电气
技术研发日：
技术公布日：2024/2/29