一种硅通孔阵列结构及半导体存储器的制作方法

本公开涉及集成电路，尤其涉及一种硅通孔阵列结构及半导体存储器。

背景技术：

1、穿透硅通孔(through silicon via，tsv)简称硅通孔，是三维集成电路中堆叠芯片实现互连的一种解决方案。tsv具有小体积、高密度、高集成度、互连延时小等优点，极大地缩小模块的体积，减少重量，是堆叠芯片采用的主流信号传输方式。然而，硅通孔在设计布局方面仍然存在一些问题，影响了半导体芯片的性能。

技术实现思路

1、本公开提供了一种硅通孔阵列结构及半导体存储器，能够降低电源传输和信号传输之间的信号干扰现象，提高信号传输质量。

2、本公开的技术方案是这样实现的：

3、第一方面，本公开实施例提供了一种硅通孔阵列结构，所述硅通孔阵列结构包括多个第一电源阵列、多个第二电源阵列和多个信号阵列；其中，

4、所述多个第一电源阵列、所述多个信号阵列和所述多个第二电源阵列均沿第一方向延伸；

5、所述多个信号阵列和所述多个第一电源阵列沿第二方向间隔排列；

6、每个信号阵列包括沿第二方向排列的第一信号子阵列和第二信号子阵列，且所述第一信号子阵列和所述第二信号子阵列之间设置一个所述第二电源阵列；

7、其中，所述第一方向和所述第二方向垂直。

8、在一些实施例中，所述硅通孔阵列结构位于信号传输区域之中，且所述第一方向指示所述信号传输区域的长边方向，所述第二方向指示所述信号传输区域的短边方向；其中，所述第一电源阵列和所述第二电源阵列各自包括1×m个硅通孔，所述信号阵列包括n×m个硅通孔；其中，n和m均为正整数，且n大于或等于3；在n为偶数的情况下，所述第一信号子阵列包括(n/2)×m个硅通孔，所述第二信号子阵列包括(n/2)×m个硅通孔；在n为奇数的情况下，所述第一信号子阵列包括(n/2+0.5)×m个硅通孔，所述第二信号子阵列包括(n/2-0.5)×m个硅通孔。

9、在一些实施例中，所述硅通孔阵列结构位于信号传输区域之中，且所述第一方向指示所述信号传输区域的短边方向，所述第二方向指示所述信号传输区域的长边方向；其中，所述第一电源阵列和所述第二电源阵列各自包括n×1个硅通孔，所述信号阵列包括n×m个硅通孔；其中，n和m均为正整数，且m大于或等于3；在m为偶数的情况下，所述第一信号子阵列包括n×(m/2)个硅通孔，所述第二信号子阵列包括n×(m/2)个硅通孔；在m为奇数的情况下，所述第一信号子阵列包括n×(m/2+0.5)个硅通孔，所述第二信号子阵列包括n×(m/2-0.5)个硅通孔。

10、在一些实施例中，所述信号阵列，用于传输数据信号；所述第一电源阵列，与第一电源总线连接，用于传输第一参考电压信号；所述第二电源阵列，与第二电源总线连接，用于传输第二参考电压信号；其中，所述第一参考电压信号为地信号，所述第二参考电压信号为电源信号。

11、在一些实施例中，所述第一信号子阵列包括沿第一方向排列的第一有效信号子阵列和第一冗余信号子阵列，所述第二信号子阵列包括沿第一方向排列的第二有效信号子阵列和第二冗余信号子阵列；其中，所述第一有效信号子阵列和所述第二有效信号子阵列，用于传输数据信号；所述第一冗余信号子阵列，用于在所述第一有效信号子阵列出现故障点的情况下，对所述第一有效信号子阵列进行修补处理；所述第二冗余信号子阵列，用于在所述第二有效信号子阵列出现故障点的情况下，对所述第二有效信号子阵列进行修补处理。

12、在一些实施例中，所述第一有效信号子阵列中的硅通孔数量和所述第一冗余信号子阵列中的硅通孔数量之间的比值为预设值，且所述第二有效信号子阵列中的硅通孔数量和所述第二冗余信号子阵列中的硅通孔数量之间的比值为所述预设值；所述预设值的取值范围为3.5～7。

13、在一些实施例中，在所述第一方向指示所述信号传输区域的长边方向，所述第二方向指示所述信号传输区域的短边方向的情况下，所述第一有效信号子阵列和所述第二有效信号子阵列均包括8列硅通孔，所述第一冗余信号子阵列和所述第二冗余信号子阵列均包括2列硅通孔。

14、在一些实施例中，在所述第一方向指示所述信号传输区域的短边方向，所述第二方向指示所述信号传输区域的长边方向的情况下，所述第一有效信号子阵列和所述第二有效信号子阵列均包括8行硅通孔，所述第一冗余信号子阵列和所述第二冗余信号子阵列均包括2行硅通孔。

15、在一些实施例中，所述第一电源总线包括第一一电源总线和第一二电源总线；其中，在所述第一电源阵列中，处于相邻状态的两个硅通孔分别与所述第一一电源总线和所述第一二电源总线连接。

16、在一些实施例中，所述第二电源总线包括第二一电源总线和第二二电源总线；其中，

17、在所述第二电源阵列中，处于相邻状态的两个硅通孔分别与所述第二一电源总线和所述第二二电源总线连接。

18、在一些实施例中，所述硅通孔阵列结构包括n个信号阵列；其中，第i个信号阵列的第一信号子阵列和所述第i个信号阵列的第二信号子阵列共用一个所述第二电源阵列；所述第i个信号阵列的第二信号子阵列和第(i+1)个信号阵列的第一信号子阵列共用一个所述第一电源阵列；其中，i、n为正整数，且i小于或等于(n-1)。

19、在一些实施例中，所述硅通孔阵列结构位于芯片布局结构中；所述芯片布局结构采用多个存储芯片垂直堆叠设置，每个存储芯片均包括多个信号传输区域和多个存储区域，多个存储芯片通过所述硅通孔阵列结构相连接。

20、第二方面，本公开实施例提供了一种半导体存储器，包括如第一方面所述的硅通孔阵列结构。

21、在一些实施例中，该半导体存储器为动态随机存取存储芯片。

22、本公开实施例提供了一种硅通孔阵列结构及半导体存储器，该硅通孔阵列结构包括多个第一电源阵列、多个第二电源阵列和多个信号阵列；其中，多个第一电源阵列、多个信号阵列和多个第二电源阵列均沿第一方向延伸；多个信号阵列和多个第一电源阵列沿第二方向间隔排列；每个信号阵列包括沿第二方向排列的第一信号子阵列和第二信号子阵列，且第一信号子阵列和第二信号子阵列之间设置一个第二电源阵列；其中，第一方向和第二方向垂直。这样，电源传输和信号传输的区域交错设置，能够有效降低电源传输及信号传输中的信号干扰现象，改善信号传输质量。

技术特征：

1.一种硅通孔阵列结构，其特征在于，所述硅通孔阵列结构包括多个第一电源阵列、多个第二电源阵列和多个信号阵列；其中，

2.根据权利要求1所述的硅通孔阵列结构，其特征在于，所述硅通孔阵列结构位于信号传输区域之中，且所述第一方向指示所述信号传输区域的长边方向，所述第二方向指示所述信号传输区域的短边方向；其中，

3.根据权利要求1所述的硅通孔阵列结构，其特征在于，所述硅通孔阵列结构位于信号传输区域之中，且所述第一方向指示所述信号传输区域的短边方向，所述第二方向指示所述信号传输区域的长边方向；其中，

4.根据权利要求2或3所述的硅通孔阵列结构，其特征在于，

5.根据权利要求4所述的硅通孔阵列结构，其特征在于，所述第一信号子阵列包括沿第一方向排列的第一有效信号子阵列和第一冗余信号子阵列，所述第二信号子阵列包括沿第一方向排列的第二有效信号子阵列和第二冗余信号子阵列；其中，

6.根据权利要求5所述的硅通孔阵列结构，其特征在于，

7.根据权利要求6所述的硅通孔阵列结构，其特征在于，

8.根据权利要求6所述的硅通孔阵列结构，其特征在于，

9.根据权利要求4所述的硅通孔阵列结构，其特征在于，所述第一电源总线包括第一一电源总线和第一二电源总线；其中，

10.根据权利要求4所述的硅通孔阵列结构，其特征在于，所述第二电源总线包括第二一电源总线和第二二电源总线；其中，

11.根据权利要求1所述的硅通孔阵列结构，其特征在于，所述硅通孔阵列结构包括n个信号阵列；其中，

12.根据权利要求1所述的硅通孔阵列结构，其特征在于，所述硅通孔阵列结构位于芯片布局结构中；

13.一种半导体存储器，其特征在于，包括如权利要求1至12任一项所述的硅通孔阵列结构。

14.根据权利要求13所述的半导体存储器，其特征在于，所述半导体存储器为动态随机存取存储芯片。

技术总结
本公开实施例提供了一种硅通孔阵列结构及半导体存储器，该硅通孔阵列结构包括多个第一电源阵列、多个第二电源阵列和多个信号阵列；其中，多个第一电源阵列、多个信号阵列和多个第二电源阵列均沿第一方向延伸；多个信号阵列和多个第一电源阵列沿第二方向间隔排列；每个信号阵列包括沿第二方向排列的第一信号子阵列和第二信号子阵列，且第一信号子阵列和第二信号子阵列之间设置一个第二电源阵列；其中，第一方向和第二方向垂直。这样，电源传输和信号传输的区域交错设置，能够有效降低电源传输及信号传输中的信号干扰现象，改善信号传输质量。

技术研发人员：杨正杰
受保护的技术使用者：长鑫存储技术有限公司
技术研发日：
技术公布日：2024/1/15