高耐压SGT器件的制作方法

高耐压sgt器件
技术领域
1.本发明涉及一种功率半导体器件，尤其是一种高耐压sgt器件。


背景技术：

2.目前，现有mosfet器件的漂移区多数仅包含外延层，无其他结构，漂移区耐压bv和导通电阻rdson具有硅极限的折中关系。为了突破传统沟槽型mosfet器件的性能限制，屏蔽栅晶体管(sgt)应运而生。sgt器件和现有功率半导体器件的主要区别是漂移区引入屏蔽栅结构，利用屏蔽栅结构通过横向电场来耗尽沟槽之间的漂移区，从而使得漂移区内沟槽之间的mesa区域可以采用更高的掺杂浓度，进一步降低导通电阻，突破传统mosfet器件硅极限性能。
3.sgt结构分为上下结构和左右结构，上下结构是栅极多晶硅和源极多晶硅在沟槽中为上下关系，左右结构为栅极多晶硅和源极多晶硅在沟槽中为左右关系。但是无论采用上下结构或左右结构，sgt结构中均存在深沟槽结构。如图1所示，为sgt器件典型的bv(击穿电压)和mesa(相邻沟槽之间的区域)宽度对应关系示意图，由图1可以看出，sgt器件存在最优的mesa宽度，当处于最佳meas宽度时，使得sgt器件的bv达到最大值，当mesa宽度小于所述最优值或者大于所述最优值，sgt器件的bv均会降低。
4.图2为是典型sgt器件的布局，图2中的终端区2只示出了1个终端环情况，即只存在一终端内环23。在实际使用中，出于对终端区2的耐压可靠性考虑，终端区2的可以有多个终端环，这个是业界普遍常识。sgt器件的有源区和终端区之间为过渡区，现有sgt器件的过渡区内，如图2中存在的元胞终端过渡区3，则根据元胞终端过渡区3的图示可知，元胞沟槽1的端部与邻近的终端内环23之间的mesa宽度不一致，且与元胞沟槽1之间的mesa宽度具有较大差异。由于sgt器件的击穿耐压bv和mesa宽度强相关，因此，不同mesa宽度的位置击穿耐压bv不一致，从而会导致终端区的击穿点会固定在低耐压位置，进一步导致整个sgt器件的击穿耐压bv以及eas(单脉冲关断雪崩能量)不足，直接导致sgt器件的可靠性降低。
5.假设有源区内元胞沟槽1之间的mesa宽度为最佳mesa宽度，即在此mesa宽度下，有源区的击穿耐压bv最高。当有源区内元胞沟槽1的端部与邻近终端内环23之间的mesa宽度，与有源区内元胞沟槽1间的mesa宽度一致时，则元胞沟槽1末端拐角处与邻近终端内环22之间的mesa宽度会偏大，导致元胞沟槽1末端拐角处的击穿耐压bv降低；另一方面，当减少元胞沟槽1末端拐角与近终端内环22之间的mesa宽度时，虽然可以保证元胞沟槽1末端拐角处的mesa宽度和有源区内相邻元胞沟槽1之间的mesa宽度基本一致，但是由于元胞沟槽1末端和邻近终端内环2之间的mesa宽度减小，此处的击穿电压bv会降低。
6.因此，按照传元胞终端过渡区3的二维设计方式，无法实现过渡区和有源区一致的击穿耐压bv，导致终端出现低击穿耐压bv击穿点，进一步导致sgt器件可靠性以及eas能力降低，无法满足sgt器件高耐压的要求。


技术实现要素：

7.本发明的目的是克服现有技术中存在的不足，提供一种高耐压sgt器件，其结构紧凑，能提高sgt器件的耐压能力、eas能力以及可靠性。
8.按照本发明提供的技术方案，所述高耐压sgt器件，包括半导体基板、制备于所述半导体基板中心区的有源区以及用于保护所述有源区的终端区；有源区包括若干并联分布的元胞，有源区内的元胞采用sgt结构；终端区至少包括一邻近并环绕所述有源区的终端内环，所述终端内环包括终端环槽；
9.在所述sgt器件的俯视平面上，有源区内的元胞呈长条状，沿垂直元胞长度的方向上，所述有源区包括若干逐个交替分布的第一元胞单元与第二元胞单元，其中，第二元胞单元内元胞沟槽的两端部分别与终端内环内正对应的终端环槽连接，且所述第二元胞单元内元胞沟槽的端部与终端环槽的连接处形成元胞终端槽间结合部；
10.对相互邻近的第一元胞单元与第二元胞单元，所述第一元胞单元内元胞沟槽与所述第二元胞单元内元胞沟槽间的区域宽度为mesa第一宽度；第一元胞单元内元胞沟槽的端部与正对应终端内环间的区域宽度为mesa第二宽度，且第一元胞单元内元胞沟槽端部端角与对应元胞终端槽间结合部和/或终端环槽过渡部的区域宽度均为mesa第三宽度，mesa第三宽度以及mesa第二宽度均与mesa第一宽度相一致。
11.第一元胞单元内元胞沟槽端部的端角呈圆弧状，且元胞终端槽间结合部为圆弧过渡区。
12.在终端环槽内填充有终端内环多晶硅，所述终端内环多晶硅通过终端环槽内的终端沟槽绝缘氧化层与所述终端环槽的内侧壁以及底壁绝缘隔离，且终端环槽内的终端内环多晶硅与第二元胞单元内sgt结构的元胞源极多晶硅相互连接成一体。
13.元胞所采用的sgt结构为上下结构或左右结构。
14.还包括制备于半导体基板背面的背面电极结构，利用所述背面电极结构与半导体基板上的有源区配合，以使得所述sgt器件为igbt器件或mosfet器件。
15.一种类似的技术方案，所述高耐压sgt器件，包括半导体基板、制备于所述半导体基板中心区的有源区以及用于保护所述有源区的终端区；有源区包括若干并联分布的元胞，有源区内的元胞采用sgt结构；终端区至少包括一邻近并环绕所述有源区的终端内环，所述终端内环包括终端环槽；
16.还包括制备于终端内环内圈且位于有源区一外侧的过渡区单元，所述过渡区单元包括过渡区沟槽；
17.在所述sgt器件的俯视平面上，有源区内的元胞以及过渡区单元均呈长条状；沿过渡区单元的长度方向上，有源区包括若干逐个交替分布的第一元胞单元与第二元胞单元，过渡区单元的长度方向与元胞的长度方向相互垂直，且过渡区单元的长度不小于有源区内第一元胞单元与第二元胞单元排布区域的宽度；
18.第一元胞单元内元胞沟槽的第一端与过渡区单元内正对应的过渡区沟槽连接，且所述第一元胞单元内元胞沟槽的第一端与过渡区沟槽的连接处形成元胞过渡槽间结合部；第二元胞单元内元胞沟槽的第二端与终端内环内正对应的终端环槽连接，且所述第二元胞单元内元胞沟槽的第二端与终端环槽的连接处形成元胞终端槽端结合部；
19.对相互邻近的第一元胞单元与第二元胞单元，所述第一元胞单元内元胞沟槽与所
述第二元胞单元内元胞沟槽间区域具有mesa第一宽度；第二元胞单元内元胞沟槽的第一端与正对应过渡区单元的区域宽度、以及所述第二元胞单元内元胞沟槽第一端端角与相应元胞过渡槽间结合部相应的区域宽度均为mesa第四宽度；第一元胞单元内元胞沟槽第二端与正对应终端内环间的区域宽度、第一元胞单元内元胞沟槽第二端端角与对应元胞终端槽端结合部和/或终端环槽过渡部相应的区域宽度均为mesa第五宽度，mesa第四宽度以及mesa第五宽度均与mesa第一宽度相一致。
20.在终端环槽内填充有终端内环多晶硅，所述终端内环多晶硅通过终端环槽内的终端沟槽绝缘氧化层与所述终端环槽的内侧壁以及底壁绝缘隔离，且终端环槽内的终端内环多晶硅与第二元胞单元内sgt结构的元胞源极多晶硅相互连接成一体。
21.在过渡区沟槽内设置过渡区多晶硅，所述过渡区多晶硅与通过过渡区沟槽内的过渡沟槽绝缘氧化层与所述过渡区沟槽的内侧壁以及底壁绝缘隔离，且过渡区沟槽内的过渡区多晶硅与第一元胞单元内sgt结构的元胞源极多晶硅相互连接成一体。
22.所述终端环槽、过渡区沟槽以及元胞沟槽为同一工艺步骤层制备得到。
23.第一元胞单元内元胞沟槽的第二端端角、第二元胞单元内元胞沟槽的第一端端角均呈圆弧状，元胞过渡槽间结合部、元胞终端槽端结合部以及终端环槽过渡部均为圆弧过渡区。
24.本发明的优点：在确定相邻第一元胞单元与第二元胞单元的mesa第一宽度后，让第二元胞单元内元胞沟槽的两端与终端内环内的终端环槽对应连接，或者第二元胞单元内元胞沟槽的第二端与终端内环的终端环槽对应连接，让第一元胞单元内元胞沟槽的第一端与过渡区单元的过渡区沟槽对应连接，以使得元胞沟槽的端部、端角距离相应位置的宽度均与mesa第一宽度匹配，从而能提高sgt器件的耐压能力、eas能力以及可靠性。
附图说明
25.图1为现有sgt器件的mesa宽度与击穿耐压bv的对应关系图。
26.图2为现有sgt器件有源区与终端区配合的俯视图。
27.图3为本发明第一种实施情况的示意图。
28.图4为本发明第二种实施情况的示意图。
29.图5为本发明元胞与终端内环的剖视图。
30.附图标记说明：1-元胞沟槽、2-终端区、3-元胞终端过渡区、4-有源区、5-过渡区单元、6-n型漂移区、7-n+衬底、8-漏极金属层、9-元胞沟槽下绝缘氧化层、10-元胞源极导电多晶硅、11-元胞沟槽上绝缘氧化层、12-元胞栅极导电多晶硅、13-绝缘介质层、14-终端环槽、15-n+源区、16-p型基区、17-源极金属层、18-终端沟槽绝缘氧化层、19-第一元胞单元、20-第二元胞单元、21-元胞终端槽间结合部、22-终端环槽过渡部、23-终端内环、24-元胞过渡槽间结合部、25-终端内环多晶硅、26-元胞终端槽端结合部。
具体实施方式
31.下面结合具体附图和实施例对本发明作进一步说明。
32.如图3所示：为了能提高sgt器件的耐压能力、eas能力以及可靠性，本发明包括半导体基板、制备于所述半导体基板中心区的有源区4以及用于保护所述有源区4的终端区2；
有源区4包括若干并联分布的元胞，有源区4内的元胞采用sgt结构；终端区2至少包括一邻近并环绕所述有源区4的终端内环23，所述终端内环23包括终端环槽14；
33.在所述sgt器件的俯视平面上，有源区4内的元胞呈长条状，沿垂直元胞长度的方向上，所述有源区4包括若干逐个交替分布的第一元胞单元19与第二元胞单元20，其中，第二元胞单元20内元胞沟槽1的两端部分别与终端内环23内正对应的终端环槽14连接，且所述第二元胞单元20内元胞沟槽1的端部与终端环槽14的连接处形成元胞终端槽间结合部21；
34.对相互邻近的第一元胞单元19与第二元胞单元20，所述第一元胞单元19内元胞沟槽1与所述第二元胞单元20内元胞沟槽20间的区域宽度为mesa第一宽度；第一元胞单元19内元胞沟槽1的端部与正对应终端内环23间的区域宽度为mesa第二宽度，且第一元胞单元19内元胞沟槽1端部端角与对应元胞终端槽间结合部21和/或终端环槽过渡部22的区域宽度均为mesa第三宽度，mesa第三宽度以及mesa第二宽度均与mesa第一宽度相一致。
35.具体地，半导体基板可以采用现有常用的材料，如硅等，具体可以根据需要选择。在半导体基板上，通过现有常用的半导体工艺可制备得到有源区4以及终端区2，一般地，有源区4位于半导体基板的中心区，利用终端区2可保护有源区4，终端区2一般环绕包围所述有源区4，利用终端区2可提高器件的耐压，终端区2与有源区4之间的对应配合关系与现有相一致。
36.有源区4内一般包括若干元胞，元胞并联成一体，本发明实施例中，有源区4内元胞采用sgt结构，当元胞采用sgt结构时，元胞一般包括元胞沟槽1以及制备于所述元胞沟槽1内的屏蔽栅结构，由上述背景技术的说明可知，元胞所采用的sgt结构可为上下结构或左右结构，元胞所采用sgt结构的具体形式可根据需要选择，此处不再赘述。对于终端区2，由上述背景技术的说明可知，终端区2一般至少包括一终端内环23，所述终端内环23为邻近并环绕包围有源区4的终端环，当存在多个终端环时，多个终端环呈同心分部，并沿有源区4指向终端区2的方向依次排布。本发明实施例中，终端内环23采用沟槽结构，即终端内环23包括终端环槽14，终端环槽14呈环形，即终端环槽14的形状与终端内环23相一致。
37.本发明实施例中，在所述sgt器件的俯视平面上，有源区4内的元胞呈长条状，有源区4内所有元胞呈相同的排布。沿垂直元胞长度的方向上，所述有源区4包括若干逐个交替分布的第一元胞单元19与第二元胞单元20，即在有源区4内，第一元胞单元19与第二元胞单元20呈逐个交替分布，一般地，第一元胞单元19与第二元胞单元20可以采用相同的形式，第一元胞单元19与第二元胞单元20相互平行，如图3所示。
38.具体实施时，第二元胞单元20内元胞沟槽1的两端部分别与终端内环23内正对应的终端环槽14连接，且所述第二元胞单元20内元胞沟槽1的端部与终端环槽14的连接处形成元胞终端槽间结合部21。
39.具体地，对于终端内环23，一般可看作四段依次连接终端环体构成，对相邻终端环体的结合部形成终端环槽过渡部22，四段终端环体中，两个对应的终端环体相平行，两个相邻的终端环体垂直，如图3所示。图3中，第一元胞单元19两端外终端环体的长度方向与所述第一元胞单元19的长度方向垂直，即与第一元胞单元19的两端部具有正对应关系。因此，第二元胞单元20内元胞沟槽1的两端分别与终端内环23正对应的终端环槽14连接，具体是指第二元胞单元20内元胞沟槽1的两端与所述元胞沟槽1长度延长方向正对应的终端环槽14
连接，即与第二元胞单元20正对应终端环体内的终端环槽14的外侧壁连接。与第二元胞单元20正对应的终端环体，为与第二元胞单元20长度方向垂直的终端环体，此时，第二元胞单元20内元胞沟槽1的长度大于第一元胞单元19内元胞沟槽1的长度。当第二元胞单元20内元胞沟槽1的两端与正对应终端环槽14的外侧壁连接后，第二元胞单元20内元胞沟槽1的端部与终端环槽14的连接处形成元胞终端槽间结合部21。
40.本发明实施例中，对相互邻近的第一元胞单元19与第二元胞单元20，所述第一元胞单元19内元胞沟槽1与所述第二元胞单元20内元胞沟槽20间的区域宽度为mesa第一宽度，mesa第一宽度一般为使得整个器件具有最优击穿耐压bv的宽度，mesa第一宽度的具体取值可以根据sgt器件的特性参数等确定，具体为本技术人员所熟知，此处不再赘述。
41.具体实施时，第一元胞单元19内元胞沟槽1的端部与正对应终端内环23间的区域宽度为mesa第二宽度，其中，第一元胞单元19内元胞沟槽1的端部与正对应终端内环23间的区域宽度，具体是指第一元胞单元19内元胞沟槽1的端部与所述端部正前方终端内环23间的直线距离。
42.第一元胞单元19内元胞沟槽1端部端角与对应元胞终端槽间结合部21和/或终端环槽过渡部22的区域宽度均为mesa第三宽度。具体实施时，当第一元胞单元19在有源区4内邻近终端内环23时，则所述第一元胞单电源19内元胞沟槽1端部端角与对应元胞终端槽间结合部21和终端环槽过渡部22的区域宽度均为mesa第三宽度；当第一元胞单元19的两侧均为第二元胞单元时，则所述第一元胞单元19内元胞沟槽1端部端角与对应元胞终端槽间结合部21为mesa第三宽度。第一元胞单元1内元胞沟槽1端部端角对应，具体是指与所述第一单元包单元1元胞沟槽端部端角邻近且正对应。
43.本发明实施例中，mesa第三宽度以及mesa第二宽度均与mesa第一宽度相一致，具体是指mesa第三宽度、mesa第二宽度与mesa第一宽度相同，或者mesa第三宽度、mesa第二宽度与mesa第一宽度相应的差值位于允许的范围内，所述允许的范围具体可以根据sgt器件的应用场景等具体确定，以能满足sgt器件的应用需求为准。由上述说明可知，当mesa第三宽度以及mesa第二宽度均与mesa第一宽度相一致时，能提高整个sgt器件的耐压能力、eas能力以及可靠性。
44.进一步地，第一元胞单元19内元胞沟槽1端部的端角呈圆弧状，且元胞终端槽间结合部21为圆弧过渡区。
45.本发明实施例中，第一元胞单元19内元胞沟槽1端部的端角呈圆弧状，即可对第一元胞单元19内元胞沟槽1端部进行倒角处理。具体实施时，元胞终端槽间结合部21、终端环槽过渡部22均为圆弧过渡区。通过第一元胞单元19内元胞沟槽1端部圆弧状的端角与采用圆弧过渡区的元胞终端槽间结合部21、终端环槽过渡部22配合，能得到mesa第三宽度。
46.具体实施时，可以通过版图设计确定元胞沟槽1端部的端角，即能够确定元胞沟槽1端部端角为直角或圆弧状，当然，也可以根据版图设计，得到元胞终端槽间结合部21为圆弧过渡区，具体实施方式跟根据需要选择，为本技术领域人员所熟知。当然，下述其他的圆弧状或圆弧过渡区的情况可以通过相同方式得到。
47.进一步地，在终端环槽14内填充有终端内环多晶硅25，所述终端内环多晶硅25通过终端环槽14内的终端沟槽绝缘氧化层18与所述终端环槽14的内侧壁以及底壁绝缘隔离，且终端环槽14内的终端内环多晶硅25与第二元胞单元20内sgt结构的元胞源极多晶硅10相
互连接成一体。
48.图5中示出了终端内环23以及元胞的一种实施情况剖视图，其中，对终端内环23内的终端环槽14，在所述终端环槽14内填充终端内环多晶硅25，终端内环多晶硅25通过终端环槽14内的终端沟槽绝缘氧化层25与所述终端环槽14的内侧壁以及内底壁绝缘隔离。终端沟槽绝缘氧化层25一般为二氧化硅层。终端环槽14内的终端内环多晶硅25与第二元胞单元20内sgt结构的元胞源极多晶硅10相互连接成一体，即可以将第二元胞单元20内的元胞源极多晶硅10引出，通过终端内环多晶硅25与第二元胞单元20内的元胞源极多晶硅10引出后，可以节省面积，便于提高sgt器件有源区4内元胞的密度。
49.具体实施时，当终端环槽14内的终端内环多晶硅25与第二元胞单元20内sgt结构的元胞源极多晶硅10相互连接成一体时，则所述第二元胞单元20内的元胞沟槽1的两端与正对应连接的终端环槽14连接并连通。
50.图5中示出了sgt结构为上下结构的一种情况，具体地，在元胞沟槽1内设置元胞源极多晶硅10以及位于所述元胞源极多晶硅10上方的元胞栅极多晶硅12，元胞栅极多晶硅12在元胞沟槽1内的宽度大于元胞源极多晶硅10在元胞沟槽1内的宽度。元胞源极多晶硅10通过元胞沟槽下绝缘氧化层9与元胞沟槽1内的下侧壁以及底部绝缘隔离，元胞源极多晶硅10通过元胞沟槽上绝缘氧化层11与元胞栅极多晶硅12绝缘隔离，且元胞栅极多晶硅12还通过元胞沟槽上绝缘氧化层11与元胞沟槽1的上侧壁绝缘隔离。
51.具体实施时，半导体基板包括n型漂移区6以及邻接所述n型漂移区6的n+衬底7，元胞沟槽1、终端环槽14均制备于n型漂移区6内，利用n型漂移区6以及n+衬底7形成半导体基板的具体形式与现有相一致。为了能形成导电沟道，在n型漂移区6内设置p型基区16，p型基区16可同时分布于有源区4以及终端区2，元胞沟槽1以及终端环槽14相应的槽底均位于p型基区16的下方。对上述上下结构的sgt结构，元胞栅极多晶硅12的底部位于p型基区16的下方。在元胞沟槽1外侧的p型基区16内设置n+源区15，所述n+源区15与所邻近的元胞沟槽1的外侧壁接触。在n型漂移区6上还设置绝缘介质层13，所述绝缘介质层13至少覆盖元胞沟槽1的槽口。在绝缘介质层13上设置源极金属层17，源极金属层17通过贯穿绝缘介质层13的接触孔能与n+源区15以及有源区4内的p型基区16欧姆接触。
52.进一步地，还包括制备于半导体基板背面的背面电极结构，利用所述背面电极结构与半导体基板上的有源区4配合，以使得所述sgt器件为igbt器件或mosfet器件。
53.本发明实施例中，还需要在半导体基板的背面设置背面电极结构，以利用背面电极结构形成背面电极，所述背面电极结构与上述的n+衬底7适配连接。根据背面电极结构的不同，能使得整个sgt器件形成igbt器件或mosfet器件，如图5中，在n+衬底7上设置漏极金属层8，漏极金属层8与n+衬底7欧姆接触，此时，利用漏极金属层8与n+衬底7的配合，使得sgt器件为mosfet器件。具体利用背面电极结构形成igbt器件的形式，可以根据实际需要选择确定，此处不再列举说明。
54.如图4所示，一种类似的技术方案，具体地，包括半导体基板、制备于所述半导体基板中心区的有源区4以及用于保护所述有源区4的终端区2；有源区4包括若干并联分布的元胞，有源区4内的元胞采用sgt结构；终端区2至少包括一邻近并环绕所述有源区4的终端内环23，所述终端内环23包括终端环槽14；
55.还包括制备于终端内环23内圈且位于有源区4一外侧的过渡区单元5，所述过渡区
单元5包括过渡区沟槽；
56.在所述sgt器件的俯视平面上，有源区4内的元胞以及过渡区单元5均呈长条状；沿过渡区单元5的长度方向上，有源区4包括若干逐个交替分布的第一元胞单元19与第二元胞单元20，过渡区单元5的长度方向与元胞的长度方向相互垂直，且过渡区单元5的长度不小于有源区4内第一元胞单元19与第二元胞单元20排布区域的宽度；
57.第一元胞单元19内元胞沟槽1的第一端与过渡区单元5内正对应的过渡区沟槽连接，且所述第一元胞单元19内元胞沟槽1的第一端与过渡区沟槽的连接处形成元胞过渡槽间结合部24；第二元胞单元20内元胞沟槽1的第二端与终端内环23内正对应的终端环槽14连接，且所述第二元胞单元20内元胞沟槽1的第二端与终端环槽14的连接处形成元胞终端槽端结合部26；
58.对相互邻近的第一元胞单元19与第二元胞单元20，所述第一元胞单元19内元胞沟槽1与所述第二元胞单元20内元胞沟槽1间区域具有mesa第一宽度；第二元胞单元20内元胞沟槽1的第一端与正对应过渡区单元5的区域宽度、以及所述第二元胞单元20内元胞沟槽1第一端端角与相应元胞过渡槽间结合部24相应的区域宽度均为mesa第四宽度；第一元胞单元19内元胞沟槽1第二端与正对应终端内环23间的区域宽度、第一元胞单元19内元胞沟槽1第二端端角与对应元胞终端槽端结合部26和/或终端环槽过渡部22相应的区域宽度均为mesa第五宽度，mesa第四宽度以及mesa第五宽度均与mesa第一宽度相一致。
59.具体地，半导体基板、终端区2、有源区4相应的具体情况与上述相一致，具体可以参考上述说明。在终端内环23的内圈设置一过渡区单元5，所述过渡区单元5位于有源区4的一侧，且过渡区单元5也采用沟槽结构，即至少包括过渡区沟槽。
60.本发明实施例中，在所述sgt器件的俯视平面上，有源区4内的元胞以及过渡区单元5均呈长条状，且过渡区单元5的长度方向与元胞的长度方向相互垂直。沿过渡区单元5的长度方向上，有源区4包括若干逐个交替分布的第一元胞单元19与第二元胞单元20，第一元胞单元19与第二元胞单元20在有源区4内的排布情况，可以参考图3以及上述对应说明，此处不再赘述。具体实施时，过渡区单元5的长度不小于有源区4内第一元胞单元19与第二元胞单元20排布区域的宽度，即有源区4内第一元胞单元19、第二元胞单元20均能与所述过渡区单元5正对应。具体实施时，对第一元胞单元19以及第二元胞单元20，相应元胞沟槽1的第一端均为邻近过渡区单元5的端部，相应元胞沟槽1的第二端均为远离所述过渡区单元5的端部。
61.第一元胞单元19内元胞沟槽1的第一端与过渡区单元5内正对应的过渡区沟槽连接，且所述第一元胞单元19内元胞沟槽1的第一端与过渡区沟槽的连接处形成元胞过渡槽间结合部24；第二元胞单元20内元胞沟槽1的第二端与终端内环23内正对应的终端环槽14连接，且所述第二元胞单元20内元胞沟槽1的第二端与终端环槽14的连接处形成元胞终端槽端结合部26。
62.本发明实施例中，具体形成元胞过渡槽间结合部24、元胞终端槽端结合部26的具体情况可以参考上述说明。当然，对图4中的实施情况，第一元胞单元19内元胞沟槽1的第二端端角、第二元胞单元20内元胞沟槽1的第一端端角均呈圆弧状，元胞过渡槽间结合部24、元胞终端槽端结合部26以及终端环槽过渡部22均为圆弧过渡区。
63.对邻近的第一元胞单元19与第二元胞单元20，所述mesa第一宽度的具体情况可以
参考上述说明，此处不再赘述。右图4可知，对于第二元胞单元20，所述第二元胞单元20内元胞沟槽1的第一端与过渡区单元5邻近且不与过渡区单元5连接，第一元胞单元19内的元胞沟槽1的第二端与正对应终端内环23邻近但不连接。
64.因此，根据上述说明可得到：第二元胞单元20内元胞沟槽1的第一端与正对应过渡区单元5的区域宽度、以及所述第二元胞单元20内元胞沟槽1第一端端角与相应元胞过渡槽间结合部24相应的区域宽度均为mesa第四宽度；第一元胞单元19内元胞沟槽1第二端与正对应终端内环23间的区域宽度、第一元胞单元19内元胞沟槽1第二端端角与对应元胞终端槽端结合部26和/或终端环槽过渡部22相应的区域宽度均为mesa第五宽度。mesa第四宽度、mesa第五宽度的具体情况可以参考上述说明，此处不再赘述。
65.本发明实施例中，mesa第四宽度以及mesa第五宽度均与mesa第一宽度相一致的具体情况，可以参考上述mesa第三宽度以及mesa第二宽度均与mesa第一宽度相一致的情况说明。即当mesa第四宽度以及mesa第五宽度均与mesa第一宽度相一致时，也能提高整个sgt器件的能提高整个sgt器件的耐压能力、eas能力以及可靠性。
66.进一步地，在终端环槽14内填充有终端内环多晶硅25，所述终端内环多晶硅25通过终端环槽14内的终端沟槽绝缘氧化层18与所述终端环槽14的内侧壁以及底壁绝缘隔离，且终端环槽14内的终端内环多晶硅25与第二元胞单元20内sgt结构的元胞源极多晶硅10相互连接成一体。
67.具体地，终端环槽14内填充终端内环多晶硅25的具体情况可以参考上述说明，此处不再赘述。当然，第一元胞单元19以及第二元胞单元20内相应sgt结构的具体情况，也可采用图5中的情况，具体可以参考上述说明，此处不再具体说明。
68.由上述说明可知，当终端环槽14内的终端内环多晶硅25与第二元胞单元20内sgt结构的元胞源极多晶硅10相互连接成一体时，则所述第二元胞单元20内的元胞沟槽1的第二端与正对应连接的终端环槽14间连接并连通。
69.进一步地，在过渡区沟槽内设置过渡区多晶硅，所述过渡区多晶硅与通过过渡区沟槽内的过渡沟槽绝缘氧化层与所述过渡区沟槽的内侧壁以及底壁绝缘隔离，且过渡区沟槽内的过渡区多晶硅与第一元胞单元19内sgt结构的元胞源极多晶硅10相互连接成一体。
70.本发明实施例中，当过渡区单元5采用沟槽结构时，在过渡区沟槽内设置过渡区多晶硅，所述过渡区多晶硅与通过过渡区沟槽内的过渡沟槽绝缘氧化层与所述过渡区沟槽的内侧壁以及底壁绝缘隔离。此外，过渡区沟槽内的过渡区多晶硅与第一元胞单元19内sgt结构的元胞源极多晶硅10相互连接成一体，此时，通过过渡区多晶硅可以将第一元胞单元19内的元胞源极多晶硅10引出。
71.具体实施时，过渡区沟槽内的过渡区多晶硅与第一元胞单元19内sgt结构的元胞源极多晶硅10相互连接成一体时，第一元胞沟槽19内元胞沟槽1的第一端与过渡区沟槽连接并连通。
72.进一步地，所述终端环槽14、过渡区沟槽以及元胞沟槽1为同一工艺步骤层制备得到。具体实施时，终端环槽14、过渡区沟槽以及元胞沟槽1可以通过本技术领域常用的沟槽刻蚀工艺制备得到，此时，用于形成第一元胞单元19的元胞沟槽1与过渡区沟槽连接，用于形成第二元胞单元20的元胞沟槽1与终端环槽14对应连接。
73.图3和图4两种具体实施情况，均可以采用现有常用的工艺制备得到，即与现有工
艺兼容，不会增加工艺难度。具体实施时，虽然图3中，第二元胞单元20内元胞沟槽1的两端与终端环槽14对应连接并连通，图4中第一元胞单元19内元胞沟槽的第一端与过渡区沟槽连接并连通且第二元胞单元20内元胞沟槽1的第二端与终端环槽14对应连接并连通，但有源区具体的形式并未改变，仍然与现有有源区的工作方式相一致，不会影响整个sgt器件的工作方式。