形成半导体装置的方法及半导体装置与流程

本揭示是关于一种形成半导体装置的方法，特别是关于形成稳定与多重栅极电压的晶体管用于挥发性内存的方法。

背景技术：

1、当互补金属氧化物半导体(cmos)装置进入亚45nm规模时，金属栅电极与高介电常数或高k绝缘体一起被认为是关键技术之一，因为存在关于传统的多晶硅电极和氮氧化硅电介质叠层的一些问题。这些问题如下：1. 多晶耗尽效应为栅叠层增加了约0.5nm的等效氧化物厚度(eot)，这是约1nm的整体目标eot要求的重要部分；2、栅叠层的eot降低到1nm以下时栅漏过大；3、多晶硅电极的高电阻。因此，使用金属栅极/高k电介质的额外好处是由于不需要多晶硅掺杂，从而提高了装置的可变性的改进。

2、氧化镧可以作为金属栅极的良好材料。尽管将氧化镧和电介质封盖结合到基于hf的主体高k电介质中被证明是实现低阈值电压vt或使用栅极优先流制造的金属门控单沟道nmosfet的实用解决方案，但多个堆叠层，例如lao/湿蚀刻停止层/牺牲层/覆盖层会导致复杂的工艺、昂贵的成本、阈值电压偏移和不稳定的阈值电压。此外，复杂的堆叠层会导致不希望的底切，从而在蚀刻时引起阈值电压偏移。因此，期望具有简单的工艺和结构，包括具有不同阈值电压的不同类型的晶体管，并且它可以防止阈值电压偏移并同时保持阈值电压稳定。

技术实现思路

1、鉴于上述现有技术的缺陷，本发明提出一种形成半导体装置的方法，该半导体装置包括第一和第二晶体管组，在其基部共同具有掩埋氧化物层 (box)，其中第一晶体管组具有稀土氧化物。该方法包括以下步骤：在第一晶体管组的第一区域和第二晶体管组的第二区域内的box上形成鳍图案；依次在该鳍图案上形成绝缘层、在该绝缘层上形成第一覆盖层以及在该第一覆盖层上形成第一保护层；在该第二区域的该第一保护层上设置第一遮罩；去除该第一区域中的该第一覆盖层和该第一保护层；去除该第二区域中的该第一保护层；在该第一区域的该绝缘层和该第二区域的该第一覆盖层上设置稀土氧化物层；以及在该稀土氧化物层上设置第二覆盖层。

2、根据本发明的一个实施例，本发明提出一种形成半导体装置的方法，该半导体装置包括在其基部共同具有掩埋氧化物层(box)的第一晶体管组和第二晶体管组，其中该第一晶体管组具有稀土氧化物。该方法包括以下步骤：在该第一晶体管组的第一区域和该第二晶体管组的第二区域内的box上形成鳍图案；依次在该鳍图案上形成绝缘层、在该绝缘层上形成稀土氧化物层、在该稀土氧化物层上形成第一覆盖层以及在该第一覆盖层上形成第一保护层；在该第一区域中设置第一遮罩；去除该第二区域中的该第一保护层、该第一覆盖层和该稀土氧化物层。

3、根据本发明的另一实施例，本发明提出了一种半导体装置。该半导体装置包括第一晶体管组和第二晶体管组、鳍图案、稀土氧化物层和绝缘层。第一和第二晶体管组通常在其基部具有掩埋氧化物层(box)，其中该第一晶体管组具有稀土氧化物。该box上的鳍图案在该第一晶体管组的该第一区域和该第二晶体管组的该第二区域内。该稀土氧化物层包括稀土氧化物并且形成在该box和该第一区域中的该鳍图案上。该绝缘层形成在该第一区域的该稀土氧化物层、该box和该第二区域的该鳍图案上。

4、本领域普通技术人员在阅读以下详细描述和附图后，将更加清楚本发明的上述实施例和优点。

技术特征：

1.一种形成半导体装置的方法，该半导体装置包括第一和第二晶体管组，在其基部共同具有掩埋氧化物层(box)，其中第一晶体管组具有稀土氧化物。该方法包括以下步骤：

2.如权利要求1所述的方法，其特征在于：

3.如权利要求1所述的方法，其特征在于：

4.如权利要求1所述的方法，其特征在于：

5.如权利要求1所述的方法，其特征在于：

6.如权利要求5所述的方法，其特征在于：

7.一种形成半导体装置的方法，该半导体装置包括在其基部共同具有掩埋氧化物层(box)的第一晶体管组和第二晶体管组，其中该第一晶体管组具有稀土氧化物。该方法包括以下步骤：

8.如权利要求7所述的方法，还包括以下步骤：

9.如权利要求7所述的方法，还包括以下步骤：

10.如权利要求1或7所述的方法形成的一种半导体装置，包括：

11.如权利要求10所述的装置，其特征在于：

技术总结
本发明具体公开了一种形成半导体装置的方法及半导体装置。该半导体装置包括在其基部共同具有掩埋氧化物层(BOX)的第一晶体管组和第二晶体管组，其中该第一晶体管组具有稀土氧化物。该方法包括以下步骤：在用于该第一晶体管组的第一区域和用于该第二晶体管组的第二区域内的BOX上形成鳍图案；依次在该鳍图案上形成绝缘层、在该绝缘层上形成稀土氧化物层、在该稀土氧化物层上形成第一覆盖层以及在该第一覆盖层上形成第一保护层；在该第一区域中设置第一遮罩；去除该第二区域中的该第一保护层、该第一覆盖层、该稀土氧化物层和该绝缘层。

技术研发人员：李亮,王振裕,张宏光,刘晃,辛格·芬尼尔,杨衍
受保护的技术使用者：芯合半导体有限公司
技术研发日：
技术公布日：2024/1/15