一种改善金属浮栅连续性的工艺方法与流程

1.本发明涉及半导体技术领域，特别是涉及一种改善金属浮栅连续性的工艺方法。


背景技术：

2.sf2.0结构flash存储器，利用水平电场的写操作和尖端tin无电压耦合的擦操作，能极大提升擦写效率和降低操作电压。新结构能增大擦除栅eg对浮栅fg的嵌套窗口以及更好尖端控制，预期耐久性能更佳。单元cell面积仅为同代浮栅sf的60％，预期成本可以大大降低。然而目前现有技术中遇到的一项技术难题是，如果要想实现更好的擦出效率，浮栅fg tin的厚度要足够薄且连续。然而现有技术中fg tin经过后续高温处理后变得不连续，这极大的影响擦除效率，对整个电路产生不良影响。


技术实现要素：

3.鉴于以上所述现有技术的缺点，本发明的目的在于提供一种改善金属浮栅连续性的工艺方法，用于解决现有技术中浮栅氮化钛经过后续高温处理后不连续从而导致极大影响擦除效果的问题。
4.为实现上述目的及其他相关目的，本发明提供一种改善金属浮栅连续性的工艺方法，至少包括：
5.步骤一、提供半导体结构，所述半导体结构包括衬底，位于所述衬底上的控制栅；
6.步骤二、在所述控制栅的侧壁生长浮栅隧穿氧化层；
7.步骤三、对所述浮栅隧穿氧化层进行spa掺氮处理，形成掺氮膜层；
8.步骤四、在所述掺氮膜层侧壁淀积tin。
9.优选地，步骤二中生长所述浮栅隧穿氧化层的方法采用炉管生长的方法，温度为600～900℃。
10.优选地，步骤二中的所述浮栅隧穿氧化层的厚度为40～200埃。
11.优选地，步骤三中所述spa掺氮处理的工艺温度为300～650℃。
12.优选地，步骤三中形成所述掺氮膜层的厚度为5～55埃，掺氮浓度为4～50％。
13.优选地，步骤四中淀积所述tin的厚度为10～50埃。
14.优选地，步骤四中淀积tin的工艺温度为300～500℃。
15.优选地，该方法还包括步骤五、在所述控制栅tin的外侧以及所述控制栅顶部覆盖介质层，之后在所述控制栅的介质层上形成擦除栅；之后在所述介质层外侧形成字线；之后在所述控制栅两侧、所述字线外侧的衬底中形成源漏区。
16.如上所述，本发明的改善金属浮栅连续性的工艺方法，具有以下有益效果：本发明在进行金属栅tin沉积前，先对其先前的隧穿氧化层界面进行spa掺氮处理，然后进行tin沉积，以防止出现tin的不连续的现象。
附图说明
17.图1显示为本发明中在半导体结构上形成隧穿氧化层以及进行spa处理后并形成tin后的结构示意图；
18.图2显示为本发明中形成的浮栅tin的电子图片；
19.图3显示为本发明中spa掺氮处理隧穿氧化层后晶圆的电子图片；
20.图4显示为本发明中的改善金属浮栅连续性的工艺方法流程图。
具体实施方式
21.以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
22.请参阅图1至图4。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
23.本发明提供一种改善金属浮栅连续性的工艺方法，如图4所示，图4显示为本发明中的改善金属浮栅连续性的工艺方法流程图，该方法至少包括以下步骤：
24.步骤一、提供半导体结构，所述半导体结构包括衬底，位于所述衬底上的控制栅；如图1所示，图1显示为本发明中在半导体结构上形成隧穿氧化层以及进行spa处理后并形成tin后的结构示意图。该步骤一中的所述半导体结构包括衬底01，位于所述衬底01上的控制栅cg(03)。
25.步骤二、在所述控制栅的侧壁生长浮栅隧穿氧化层；如图1所示，该步骤二在所述控制栅cg的侧壁生长浮栅隧穿氧化层06。
26.本发明进一步地，本实施例的步骤二中生长所述浮栅隧穿氧化层06的方法采用炉管生长的方法，温度为600～900℃。
27.本发明进一步地，本实施例的步骤二中的所述浮栅隧穿氧化层06的厚度为40～200埃。
28.步骤三、对所述浮栅隧穿氧化层进行spa掺氮处理，形成掺氮膜层；如图1所示，该步骤三对所述浮栅隧穿氧化层06进行spa掺氮处理，形成掺氮膜层05。
29.本发明进一步地，本实施例的步骤三中所述spa掺氮处理的工艺温度为300～650℃。
30.本发明进一步地，本实施例的步骤三中形成所述掺氮膜层05的厚度为5～55埃，掺氮浓度为4～50％。
31.步骤四、在所述掺氮膜层侧壁淀积tin。如图1所示，该步骤四在所述掺氮膜层05侧壁淀积tin(04)。
32.本发明进一步地，本实施例的步骤四中淀积所述tin(04)的厚度为10～50埃。
33.步骤四中淀积tin(04)的工艺温度为300～500℃。
34.本发明进一步地，本实施例的该方法还包括步骤五、在所述控制栅tin的外侧以及
所述控制栅顶部覆盖介质层，之后在所述控制栅的介质层上形成擦除栅；之后在所述介质层外侧形成字线；之后在所述控制栅两侧、所述字线外侧的衬底中形成源漏区。如图1所示，该步骤五在所述控制栅tin(03)的外侧以及所述控制栅(cg)顶部覆盖介质层07，之后在所述控制栅的介质层07上形成擦除栅(eg)08；之后在所述介质层07外侧形成字线wl；之后在所述控制栅cg两侧、所述字线wl外侧的衬底01中形成源漏区02。
35.如图2所示，图2显示为本发明中形成的浮栅tin的电子图片；图3显示为本发明中spa掺氮处理隧穿氧化层后晶圆的电子图片。由此可见，tin的连续性有所改善。
36.综上所述，本发明在tin沉积前对隧穿氧化层界面进行spa处理的结构，经过高温处理后，tin的连续性有所改善，并且将spa氮浓度进一步提高所得到的实验结果，发现tin的形貌得到了进一步的改善。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
37.上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。


技术特征：
1.一种改善金属浮栅连续性的工艺方法，其特征在于，至少包括：步骤一、提供半导体结构，所述半导体结构包括衬底，位于所述衬底上的控制栅；步骤二、在所述控制栅的侧壁生长浮栅隧穿氧化层；步骤三、对所述浮栅隧穿氧化层进行spa掺氮处理，形成掺氮膜层；步骤四、在所述掺氮膜层侧壁淀积tin。2.根据权利要求1所述的改善金属浮栅连续性的工艺方法，其特征在于：步骤二中生长所述浮栅隧穿氧化层的方法采用炉管生长的方法，温度为600～900℃。3.根据权利要求2所述的改善金属浮栅连续性的工艺方法，其特征在于：步骤二中的所述浮栅隧穿氧化层的厚度为40～200埃。4.根据权利要求1所述的改善金属浮栅连续性的工艺方法，其特征在于：步骤三中所述spa掺氮处理的工艺温度为300～650℃。5.根据权利要求4所述的改善金属浮栅连续性的工艺方法，其特征在于：步骤三中形成所述掺氮膜层的厚度为5～55埃，掺氮浓度为4～50％。6.根据权利要求1所述的改善金属浮栅连续性的工艺方法，其特征在于：步骤四中淀积所述tin的厚度为10～50埃。7.根据权利要求6所述的改善金属浮栅连续性的工艺方法，其特征在于：步骤四中淀积tin的工艺温度为300～500℃。8.根据权利要求1所述的改善金属浮栅连续性的工艺方法，其特征在于：该方法还包括步骤五、在所述控制栅tin的外侧以及所述控制栅顶部覆盖介质层，之后在所述控制栅的介质层上形成擦除栅；之后在所述介质层外侧形成字线；之后在所述控制栅两侧、所述字线外侧的衬底中形成源漏区。

技术总结
本发明提供一种改善金属浮栅连续性的工艺方法，提供半导体结构，半导体结构包括衬底，位于衬底上的控制栅；在控制栅的侧壁生长浮栅隧穿氧化层；对浮栅隧穿氧化层进行SPA掺氮处理，形成掺氮膜层；在掺氮膜层侧壁淀积TiN。本发明在进行金属栅TIN沉积前，先对其先前的隧穿氧化层界面进行SPA掺氮处理，然后进行TIN沉积，以防止出现TIN的不连续的现象。以防止出现TIN的不连续的现象。以防止出现TIN的不连续的现象。


技术研发人员：陈彩云 顾珍 张磊 王鹏 陈昊瑜
受保护的技术使用者：上海华力集成电路制造有限公司
技术研发日：2022.05.30
技术公布日：2022/9/6