技术特征：
1.一种三维存储器的制备方法，其特征在于，包括：在衬底上交替叠置绝缘层和牺牲层形成叠层结构，其中所述衬底沿所述叠置的方向依次包括靠近所述叠层结构的第一部分和远离所述叠层结构的第二部分；形成贯穿所述叠层结构并延伸至所述第一部分的沟道结构；去除所述第二部分；以及去除所述第一部分，并保留所述沟道结构位于所述第一部分的第一沟道部分。2.根据权利要求1所述的制备方法，其特征在于，所述第一沟道部分沿所述叠置的方向的尺寸小于或等于所述第一部分沿所述叠置的方向的尺寸。3.根据权利要求1所述的制备方法，其特征在于，交替叠置绝缘层和牺牲层形成叠层结构包括：在所述衬底上交替叠置阻隔层和停止层形成复合结构；以及在所述复合结构上交替叠置所述绝缘层和所述牺牲层形成所述叠层结构。4.根据权利要求3所述的制备方法，其特征在于，形成贯穿所述叠层结构并延伸至所述第一部分的沟道结构包括：形成贯穿所述叠层结构、所述复合结构并延伸至所述第一部分的沟道孔；以及在所述沟道孔的内壁上依次形成阻挡层、电荷捕获层、隧穿层以及沟道层。5.根据权利要求4所述的制备方法，其特征在于，通过第一刻蚀工艺去除所述第一部分，其中所述第一刻蚀工艺对所述第一部分的去除速率大于所述第一刻蚀工艺对所述阻挡层的去除速率。6.根据权利要求5所述的制备方法，其特征在于，所述沟道结构包括位于所述阻隔层中的第一阻隔层的第二沟道部分，其中所述第一阻隔层与所述第一部分相邻，所述方法还包括：采用第二刻蚀工艺，去除所述第一阻隔层，并去除所述第一沟道部分和所述第二沟道部分中的所述阻挡层，其中所述第二刻蚀工艺对所述第一阻隔层和所述阻挡层的去除速率大于所述第二刻蚀工艺对所述电荷捕获层的去除速率。7.根据权利要求6所述的制备方法，其特征在于，所述方法还包括：去除所述停止层中与所述第一阻隔层相邻的第一停止层。8.根据权利要求7所述的方法，其特征在于，所述沟道结构包括位于所述第一停止层的第三沟道部分，在去除所述第一停止层之后，所述方法还包括：去除所述第三沟道部分中的所述阻挡层；去除所述第一沟道部分、所述第二沟道部分以及所述第三沟道部分中的所述电荷捕获层和所述隧穿层，以暴露所述沟道层；以及形成覆盖所述沟道层的半导体层。9.根据权利要求8所述的制备方法，其特征在于，在去除所述第三沟道部分中的所述阻挡层，以及所述第一沟道部分、所述第二沟道部分以及所述第三沟道部分中的所述电荷捕获层和所述隧穿层的步骤中，同时去除暴露的所述阻隔层。10.根据权利要求5所述的制备方法，其特征在于，所述第一刻蚀工艺采用的刻蚀液包括氢氟酸和硝酸的混合溶液。11.根据权利要求1所述的制备方法，其特征在于，采用研磨工艺去除所述第二部分。
12.根据权利要求1所述的制备方法，其特征在于，所述方法还包括：将所述牺牲层置换为栅极层。13.一种三维存储器，其特征在于，包括：半导体层；叠层结构，位于所述半导体层上，且包括交替叠置的绝缘层和栅极层；沟道结构，贯穿所述叠层结构并延伸至所述半导体层，其中，所述沟道结构包括：位于所述半导体层中的第一子沟道结构，包括第一沟道层；以及位于所述叠层结构中的第二子沟道结构，包括与所述第一沟道层连接的第二沟道层、依序设置在所述第二沟道层外侧的隧穿层、电荷捕获层、以及阻挡层。14.根据权利要求13所述的三维存储器，其特征在于，所述三维存储器还包括：位于所述半导体层和所述叠层结构之间的停止层。15.一种存储系统，其特征在于，所述存储系统包括控制器及权利要求13或14所述的三维存储器，所述控制器耦合至所述三维存储器，且用于控制所述三维存储器存储数据。16.一种电子设备，其特征在于，包括：权利要求15所述的存储系统。
技术总结
本申请提供了一种三维存储器及其制备方法、存储系统、电子设备。三维存储器的制备方法包括：在衬底上交替叠置绝缘层和牺牲层形成叠层结构，其中所述衬底沿所述叠置的方向依次包括靠近叠层结构的第一部分和远离叠层结构的第二部分；形成贯穿所述叠层结构并延伸至所述衬底的第一部分的沟道结构；去除所述衬底的第二部分；以及去除所述衬底的所述第一部分，并保留所述沟道结构位于所述第一部分的第一沟道部分。道部分。道部分。
技术研发人员：王庆 陈金星 汪严莉
受保护的技术使用者：长江存储科技有限责任公司
技术研发日：2022.05.31
技术公布日：2022/9/19