半导体制作工艺方法与流程

本发明涉及半导体制作工艺领域，尤其是涉及一种形成较佳品质的外延层的方法。

背景技术：

1、外延技术是半导体制作工艺中常使用的技术，目前的技术中经常使用外延层来取代掺杂区以作为晶体管的源/漏极区域，外延层可以提供应力并且提升晶体管的载流子迁移率(mobility)，也就是说可以进一步提高半导体元件的效能。

2、虽然外延层具有提升载流子迁移率的优点，但是同时在一些情况下形成外延层也会产生相应的缺点。举例来说，若外延层由硅锗(sige)组成，当硅锗外延层内部锗原子的浓度较高时，锗原子较容易产生迁移与团聚现象，而此情况在高温制作工艺下更加明显。如此一来有可能会造成由硅锗材质所构成的外延层表面产生凹凸不平的现象。另一方面，当后续制作工艺形成接触结构于外延层上时，接触结构所带有的原子(例如镍原子)也可能会在高温制作工艺下迁移到下方的外延层中。上述现象都可能会影响到半导体元件的良率。

技术实现思路

1、本发明提供一种半导体制作工艺方法，包含提供一基底，在基底中形成一硅锗外延层，在硅锗外延层上形成一第一硅层，其中第一硅层为一纯硅层，以及在第一硅层上方形成一第二硅层，其中第二硅层包含一掺杂有硼原子的硅层。

2、本发明的特征在于，在硅锗外延层上还形成一纯硅层，其中纯硅层可以避免硅锗外延层中锗原子的团聚与迁移，此外还能达到保护硅锗外延层的功效，防止在高温制作工艺下其他原子(例如硼原子或是镍原子)迁移到硅锗外延层，减少硅锗外延层的表面凹凸不平的现象。

技术特征：

1.一种半导体制作工艺方法，包含:

2.如权利要求1所述的半导体制作工艺方法，其中该硅锗外延层、该第一硅层与该第二硅层由同一机台所制成，且该硅锗外延层、该第一硅层与该第二硅层由外延方式所形成。

3.如权利要求1所述的半导体制作工艺方法，其中该第一硅层的形成温度介于摄氏600度至摄氏700度之间。

4.如权利要求1所述的半导体制作工艺方法，其中该第二硅层的形成温度介于摄氏700度至摄氏800度。

5.如权利要求1所述的半导体制作工艺方法，其中该第二硅层中，该硼原子的浓度介于1e20cm-3至1e22cm-3。

6.如权利要求1所述的半导体制作工艺方法，其中位于该硅锗外延层内，锗原子的浓度沿着垂直方向变化，且该硅锗外延层的锗原子的平均重量百分比浓度高于40％。

7.如权利要求6所述的半导体制作工艺方法，其中该硅锗外延层包含有上半部分以及下半部分，其中该上半部分的锗浓度大于该下半部分的锗浓度。

8.如权利要求1所述的半导体制作工艺方法，其中形成该第一硅层时，在机台内所通入的气体包含有氢气与二氯硅烷。

9.如权利要求1所述的半导体制作工艺方法，其中形成该第二硅层时，在机台内所通入的气体包含有氢气、二氯硅烷、乙硼烷以及氯化氢。

10.如权利要求1所述的半导体制作工艺方法，其中该第一硅层的厚度介于5～30埃。

11.如权利要求1所述的半导体制作工艺方法，其中该第二硅层的厚度介于50～200埃。

12.如权利要求1所述的半导体制作工艺方法，其中还包含有栅极结构位于该基底上，且该硅锗外延层位于该栅极结构旁。

13.如权利要求1所述的半导体制作工艺方法，还包含形成有接触结构，位于该第二硅层上并且电连接该第二硅层。

14.如权利要求1所述的半导体制作工艺方法，其中该第一硅层与该第二硅层均具有平坦顶面。

技术总结
本发明提供一种半导体制作工艺方法，包含提供一基底，在基底中形成一硅锗外延层，在硅锗外延层上形成一第一硅层，其中第一硅层为一纯硅层，以及在第一硅层上方形成一第二硅层，其中第二硅层包含一掺杂有硼原子的硅层。

技术研发人员：谢勇,高强,黄世贤,谈文毅
受保护的技术使用者：联芯集成电路制造(厦门)有限公司
技术研发日：
技术公布日：2024/2/1