半导体结构及其形成方法与流程

本发明的实施例涉及半导体结构及其形成方法。

背景技术：

1、由于各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度的不断提高，半导体工业经历了快速增长。在大多数情况下，集成密度的提高起因于最小部件尺寸的反复减小，这允许将更多组件集成到给定区域中。随着对缩小电子器件的需求的增长，出现了对半导体管芯的更小和更具创造性的封装技术的需求。这种封装系统的示例是叠层封装(pop)技术。在pop器件中，顶部半导体封装件堆叠在底部半导体封装件的顶部上，以提供高集成度和组件密度。pop技术通常能够在印刷电路板(pcb)上生产具有增强功能和小占位面积的半导体器件。

技术实现思路

1、本发明的实施例提供了一种形成半导体结构的方法，包括：在第一衬底上方形成第一互连结构，所述第一互连结构包括介电层和位于所述介电层中的金属化图案；在所述第一互连结构上方形成再分布通孔，所述再分布通孔电耦接至所述第一互连结构的所述金属化图案中的至少一个；在所述再分布通孔上方形成再分布焊盘，所述再分布焊盘电耦接至所述再分布通孔；在所述再分布焊盘上方形成第一介电层；在所述第一介电层上方形成第二介电层；图案化所述第一介电层和所述第二介电层；在所述再分布焊盘上方和所述第一介电层中形成接合通孔，所述接合通孔电耦接至所述再分布焊盘，所述接合通孔与所述再分布通孔重叠；以及在所述接合通孔上方和所述第二介电层中形成第一接合焊盘，所述第一接合焊盘电耦接至所述接合通孔。

2、本发明的另一实施例提供了一种形成半导体结构的方法，包括：在第一衬底上方形成第一介电层，所述第一介电层中具有第一金属化图案；在所述第一介电层上方的第二介电层中形成第一通孔，所述第一通孔电耦接至所述第一金属化图案；在所述第一通孔和所述第二介电层上方形成导电焊盘，所述导电焊盘电耦接至所述第一通孔；在所述导电焊盘和所述第二介电层上方的第三介电层中形成接合通孔，所述接合通孔电耦接至所述导电焊盘，所述接合通孔与所述第一通孔重叠；以及在所述接合通孔和所述第三介电层上方的第四介电层中形成第一接合焊盘，所述第一接合焊盘电耦接至所述接合通孔，所述第一接合焊盘与所述第一通孔重叠。

3、本发明的又一实施例提供了一种半导体结构，包括：第一互连结构，位于第一衬底上方，所述第一互连结构包括介电层和位于所述介电层中的金属化图案；衬底通孔，延伸穿过所述第一互连结构和所述第一衬底；再分布通孔，位于所述第一互连结构上方，所述再分布通孔电耦接至所述第一互连结构的所述金属化图案中的至少一个；再分布焊盘，位于所述再分布通孔上方，所述再分布焊盘电耦接至所述再分布通孔；接合通孔，位于所述再分布焊盘上方，所述接合通孔电耦接至所述再分布焊盘，所述接合通孔与所述再分布通孔重叠；以及第一接合焊盘，位于所述接合通孔上方，所述第一接合焊盘电耦接至所述接合通孔，所述第一接合焊盘与所述再分布通孔重叠。

技术特征：

1.一种形成半导体结构的方法，包括：

2.根据权利要求1所述的方法，其中，在镶嵌工艺中形成所述再分布通孔和所述再分布焊盘中的每个。

3.根据权利要求1所述的方法，其中，通过单个沉积工艺形成所述再分布通孔和所述再分布焊盘。

4.根据权利要求1所述的方法，其中，所述再分布焊盘的顶面跨越整个所述顶面是平坦的。

5.根据权利要求1所述的方法，其中，在所述再分布通孔上方形成所述再分布焊盘还包括：

6.根据权利要求1所述的方法，其中，所述再分布焊盘具有与所述再分布通孔不同的材料组分。

7.根据权利要求1所述的方法，其中，所述第一接合焊盘与所述再分布通孔重叠。

8.根据权利要求1所述的方法，还包括：

9.一种形成半导体结构的方法，包括：

10.一种半导体结构，包括：

技术总结
实施例是形成半导体结构的方法，包括：在第一衬底上方形成第一互连结构，第一互连结构包括介电层和位于介电层中的金属化图案，在第一互连结构上方形成再分布通孔，再分布通孔电耦接至第一互连结构的金属化图案中的至少一个，在再分布通孔上方形成再分布焊盘，再分布焊盘电耦接至再分布通孔，在再分布焊盘上方形成第一介电层，以及在第一介电层上方形成第二介电层。该方法还包括图案化第一介电层和第二介电层，在再分布焊盘上方和第一介电层中形成接合通孔，接合通孔电耦接至再分布焊盘，接合通孔与再分布通孔重叠，以及在接合通孔上方和第二介电层中形成第一接合焊盘，第一接合焊盘电耦接至接合通孔。本发明的实施例还涉及半导体结构。

技术研发人员：胡致嘉,王驭熊,陈明发
受保护的技术使用者：台湾积体电路制造股份有限公司
技术研发日：
技术公布日：2024/1/13