半导体器件的制作方法

1.本发明涉及显示技术领域，具体涉及一种半导体器件。


背景技术：

2.为应对窄边框、高开口率、高分辨率等参数要求的提高，半导体器件所占用的空间面积需相应的调整为尽可能小。但现有的有源层采用平面放置，如图1所示，致使半导体器件占用的面积较大，且受曝光精度和刻蚀精度的限制，半导体器件的沟道长度多大于1微米，不利于提高半导体器件的迁移率。


技术实现要素：

3.本发明实施例提供一种半导体器件，可以降低半导体器件的占用面积，并提高半导体器件的迁移率。
4.本发明实施例提供一种半导体器件，包括衬底、第一有源层、第一绝缘层及第二有源层。所述第一有源层位于所述衬底上，所述第一绝缘层覆盖所述第一有源层；所述第二有源层位于所述第一绝缘层上。其中，所述第一绝缘层设有第一过孔，第三有源层位于所述第一过孔内，且连接所述第一有源层和所述第二有源层。
5.可选地，在本发明的一些实施例中，所述半导体器件还包括第一导电层，所述第一导电层位于所述第一绝缘层内，所述第一导电层包括栅极，所述栅极设有第一开口。其中，在俯视视角下，所述第一过孔位于所述第一开口内。
6.可选地，在本发明的一些实施例中，所述第三有源层包括主体部和延伸部。所述主体部位于所述第一过孔内，所述延伸部连接于所述主体部并位于所述第二有源层和所述第一绝缘层之间。其中，在俯视视角下，所述主体部的边界在所述延伸部上的正投影位于所述延伸部的边界内。
7.可选地，在本发明的一些实施例中，在俯视视角下，所述延伸部与所述栅极部分重叠。
8.可选地，在本发明的一些实施例中，所述延伸部的边界距所述主体部的边界的距离大于或等于0.5微米，且小于或等于5微米。
9.可选地，在本发明的一些实施例中，所述第一绝缘层包括第一子绝缘层和第二子绝缘层。所述第一子绝缘层覆盖所述第一有源层，所述第二子绝缘层覆盖所述第一导电层。其中，所述第二有源层位于所述第二子绝缘层上。
10.可选地，在本发明的一些实施例中，所述半导体器件还包括第二导电层和第二绝缘层。所述第二导电层位于所述衬底和所述第一有源层之间，所述第二导电层包括第一电极；所述第二绝缘层覆盖所述第二导电层，所述第二绝缘层设有第二过孔。其中，所述第一有源层通过所述第二过孔与所述第一电极电性连接。
11.可选地，在本发明的一些实施例中，所述半导体器件还包括第三绝缘层和第三导电层。所述第三绝缘层覆盖所述第二有源层，所述第三绝缘层设有第三过孔；所述第三导电
层位于第三绝缘层上，所述第三导电层包括第二电极和与所述第二电极间隔设置的电极连接部。其中，所述第二电极通过所述第三过孔与所述第二有源层电性连接，所述电极连接部通过贯穿所述第三绝缘层、所述第一绝缘层及所述第二绝缘层的第四过孔与所述第一电极电性连接。
12.可选地，在本发明的一些实施例中，所述第一电极包括第一电极部、第二电极部和连接于所述第一电极部和所述第二电极部之间的第三电极部。其中，在俯视视角下，所述第一电极部与所述第一有源层部分重叠，所述第二电极部与所述电极连接部部分重叠。
13.可选地，在本发明的一些实施例中，所述第三电极部的宽度小于所述第二电极部的宽度，所述第二电极部的宽度小于所述第一电极部的宽度。
14.可选地，在本发明的一些实施例中，所述第一过孔呈圆台形。
15.可选地，在本发明的一些实施例中，本发明还提供一种阵列基板，所述阵列基板包括任一上述的半导体器件。
16.可选地，在本发明的一些实施例中，本发明还提供一种驱动芯片，所述驱动芯片包括任一上述的半导体器件。
17.可选地，在本发明的一些实施例中，本发明还提供一种显示面板，所述显示面板包括任一上述的半导体器件。
18.可选地，在本发明的一些实施例中，本发明还提供一种显示装置，所述显示装置包括任一上述的半导体器件。
19.本发明提供一种半导体器件。通过使第一有源层位于衬底上，第一绝缘层覆盖第一有源层，且第一绝缘层上设有第一过孔，第二有源层位于第一绝缘层上，第三有源层位于第一过孔内，且第三有源层连接第一有源层和第二有源层，从而使得半导体器件的沟道长度可根据第一绝缘层的厚度而确定，半导体器件的沟道宽度可根据第一过孔的周长而确定，有利于实现极小沟道长度的半导体器件的制备，从而也有利于提高半导体器件的迁移率。此外，由于第三有源层位于所述第一过孔内并连接第一有源层和第二有源层，因而相较于第一有源层、第二有源层和第三有源层均位于同一平面内的设计方式，本技术可降低半导体器件的占用面积，且可避免曝光精度和蚀刻精度的限制。
附图说明
20.为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
21.图1是现有技术中的半导体器件的结构示意图；
22.图2a～图2d是本发明实施例提供的半导体器件的结构示意图；
23.图3是本发明实施例提供的半导体器件的制备流程图；
24.图4a～图4i是本发明实施例提供的半导体器件的制备过程示意图；
25.图5a～图5b是本发明实施例提供的显示面板的结构示意图。
具体实施方式
26.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。在本发明中，在未作相反说明的情况下，使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而“内”和“外”则是针对装置的轮廓而言的。
27.具体地，如图2a～图2d是本发明实施例提供的半导体器件的结构示意图。本发明实施例提供一种半导体器件，包括衬底100、第一绝缘层101、第一有源层np1、第二有源层np2及第三有源层ch。
28.可选地，所述衬底100包括柔性衬底和刚性衬底。可选地，所述衬底100包括玻璃、聚酰亚胺等。
29.所述第一有源层np1位于所述衬底100上。
30.所述第一绝缘层101覆盖所述第一有源层np1，所述第一绝缘层101设有第一过孔h1。可选地，所述第一绝缘层101包括硅化合物、金属氧化物等。可选地，所述第一绝缘层101包括硅氧化物、硅氮化物、硅氮氧化物、铝氧化物、钽氧化物、铪氧化物、锆氧化物、钛氧化物等。可选地，所述第一绝缘层101可为单层膜层结构，也可为硅氧化物、硅氮化物、硅氮氧化物、铝氧化物、钽氧化物、铪氧化物、锆氧化物、钛氧化物等叠层结构。
31.所述第二有源层np2位于所述第一绝缘层101上。
32.所述第三有源层ch位于所述第一过孔h1内，且所述第三有源层ch连接所述第一有源层np1和所述第二有源层np2，以使得所述半导体器件的沟道长度由所述第一绝缘层101的厚度所确定，所述半导体器件的沟道宽度等于所述第一过孔h1的周长，有利于实现极小沟道长度的半导体器件的制备，从而也有利于提高半导体器件的迁移率。
33.可选地，所述第一有源层np1和所述第二有源层np2至少部分重叠，所述第三有源层ch位于所述第一过孔h1内，且所述第三有源层ch对应位于所述第一有源层np1和所述第二有源层np2重叠的部分之间，所述第一过孔h1被所述第三有源层ch完全填充，从而使所述半导体器件具有较短的沟道长度。
34.由于在现有技术中，第一有源层、第二有源层和第三有源层均位于同一水平面上(即如图1所示)，因而，半导体器件的沟道长度由半导体器件的栅极g的宽度而确定。因而，在制备所述半导体器件时，曝光精度和刻蚀精度会对半导体器件的沟道长度造成限制。而在本技术中，由于所述第三有源层ch位于所述第一过孔h1内，因而所述半导体器件的沟道长度由所述第一绝缘层101的厚度所确定，因此所述半导体器件的沟道长度不受曝光精度和蚀刻精度的限制，所述半导体器件的沟道长度可达到0.1微米～1微米，明显小于现有技术中沟道长度大于1微米的设计。即所述半导体器件的沟道长度可达到0.1微米、0.2微米、0.3微米、0.4微米、0.5微米、0.6微米、0.7微米、0.8微米、0.9微米或1微米。
35.此外，相较于现有技术中的第一有源层、第二有源层和第三有源层均位于同一水平面上的设计，由于本技术中的所述第三有源层ch位于所述第一开孔h1内且连接于所述第一有源层np1和所述第二有源层np2。因而，在俯视视角下，所述第一有源层np1、所述第二有
源层np2和所述第三有源层ch至少具有部分重叠，因此，可降低所述半导体器件的占用面积。另外，在所述半导体器件的厚度方向上，由于所述第一有源层np1、所述第二有源层np2和所述第三有源层ch分别位于不同的膜层间，因而在制备所述半导体器件时，可降低所述第一有源层np1、所述第二有源层np2和所述第三有源层ch之间的相互干涉程度。
36.可以理解，在所述第三有源层ch的顶面与所述第一绝缘层101的顶面平齐时，所述半导体器件的沟道长度小于或等于所述第一绝缘层101的厚度，即所述半导体器件的沟道长度等于所述第一过孔h1的孔深。
37.可选地，所述第一过孔h1呈圆台形或呈具有阶梯的圆台形。可选地，在自所述第一有源层np1至所述第二有源层np2的方向上，所述第一过孔h1的宽度逐渐增大，以降低工艺制程难度。可以理解的，所述第一过孔h1也可呈棱柱形。
38.请继续参阅图2a～图2c，所述半导体器件还包括第一导电层102，所述第一导电层102位于所述第一绝缘层101内。所述第一导电层102包括半导体器件的栅极g，所述栅极g设有第一开口a1。其中，在俯视视角下，所述第一过孔h1位于所述第一开口a1内，以使所述栅极g对应所述第三有源层ch设置。所述第一导电层102和所述第一有源层np1、所述第二有源层np2及所述第三有源层ch通过所述第一绝缘层101实现绝缘设置。
39.可选地，所述第一导电层102包括钼(mo)、铝(al)、铂(pt)、钯(pd)、银(ag)、镁(mg)、金(au)、镍(ni)、钕(nd)、铱(ir)、铬(cr)、钙(ca)、钛(ti)、钽(ta)、钨(w)、铜(cu)、钨(w)等中的至少一种。可选地，第一导电层102可为单层膜层结构，也可为ti/al/ti、mo/al/mo、mo/alge/mo、cu/mo、cu/ti、cu/moti或cu/monb等叠层结构。
40.可选地，所述第一开口a1呈圆台形、棱柱形等。可选地，所述第一开口a1的尺寸大于或等于0.5微米，且小于或等于15微米。可选地，所述第一开口a1的尺寸大于或等于1微米，且小于或等于10微米。可选地，所述第一开口a1的尺寸等于0.5微米、0.6微米、0.7微米、0.8微米、0.9微米、1微米、5微米、10微米、11微米、12微米、13微米、14微米或15微米。
41.可选地，请继续参阅图2b，所述第三有源层ch包括主体部ch1和延伸部ch2。所述主体部ch1位于所述第一过孔h1内，所述延伸部ch2连接于所述主体部ch1并位于所述第二有源层np2和所述第一绝缘层101之间，以增大所述第三有源层ch与所述第二有源层np2的接触效果；和/或所述延伸部ch2连接于所述主体部ch1并位于所述第一有源层np1和所述第一绝缘层101之间，以增大所述第三有源层ch与所述第一有源层np1的接触效果。其中，在俯视视角下，所述主体部ch1的边界在所述延伸部ch2上的正投影位于所述延伸部ch2的边界内。
42.可选地，在俯视视角下，所述延伸部ch2与所述栅极g部分重叠，以增大所述栅极g与所述第三有源层ch的控制面积，有利于提高栅极的控制能力。可以理解的，为避免所述延伸部ch2与所述栅极g之间出现短路，所述延伸部ch2与所述栅极g之间隔着所述第一绝缘层101重叠。
43.可选地，所述延伸部ch2的边界距所述主体部ch1的边界的距离p大于或等于0.5微米，且小于或等于5微米，以增大所述第三有源层ch与所述第二有源层np2和/或所述第一有源层np1的接触效果。可选地，所述延伸部ch2的边界距所述主体部ch1的边界的距离p等于0.5微米、1微米、1.5微米、2微米、2.5微米、3微米、3.5微米、4微米、4.5微米或5微米。可选地，所述延伸部ch2的边界距所述主体部ch1的边界的距离p大于或等于1微米，且小于或等于3微米。
44.可选地，所述主体部ch1距所述栅极g的距离大于或等于0.05微米且小于或等于2微米。可选地，所述主体部ch1距所述栅极g的距离等于0.05微米、0.06微米、0.07微米、0.08微米、0.09微米、0.1微米、0.15微米、0.2微米、0.5微米、1微米、1.2微米、1.5微米、1.8微米或2微米。
45.可选地，所述延伸部ch2可位于所述第一过孔h1内，即所述第一过孔h1包括在所述半导体器件的厚度方向上相连通的第一子孔和第二子孔，第二子孔的尺寸大于所述第一子孔的尺寸，所述主体部ch1位于所述第一子孔内，所述延伸部ch2位于所述第二子孔内。此外，所述延伸部ch2也可位于所述第一绝缘层101上，如图2c所示，使得所述延伸部ch2位于所述主体部ch1和所述第二有源层np1之间；和/或所述延伸部ch2也可位于所述第一绝缘层101下，使得所述延伸部ch2位于所述主体部ch1和所述第一有源层np1之间。
46.可选地，为保证所述第一有源层np1、所述第二有源层np2与所述栅极g之间无短路问题，所述第一绝缘层101包括第一子绝缘层1011以及第二子绝缘层1012。所述第一子绝缘层1011覆盖所述第一有源层np1，所述第二子绝缘层1012覆盖所述第一导电层102，所述第二有源层np2位于所述第二子绝缘层1012上，所述第一过孔h1贯穿所述第一子绝缘层1011以及所述第二子绝缘层1012。
47.可以理解的，所述第一导电层102、所述第一绝缘层101的厚度越厚，所述半导体器件的沟道长度越长，而为降低所述半导体器件的沟道长度，所述第一导电层102的膜层厚度为大于或等于0.05微米且小于或等于1微米；所述第一子绝缘层1011的厚度为大于或等于0.05微米且小于或等于0.5微米；所述第二子绝缘层1012的厚度为大于或等于0.05微米且小于或等于0.5微米。
48.可选地，所述第一导电层102的膜层厚度等于0.05微米、0.08微米、0.1微米、0.15微米、0.2微米、0.25微米、0.3微米、0.4微米、0.45微米、0.5微米、0.55微米、0.6微米、0.65微米、0.7微米、0.8微米、0.9微米、0.95微米或1微米。
49.可选地，所述第一子绝缘层1011的厚度等于0.05微米、0.06微米、0.08微米、0.1微米、0.15微米、0.2微米、0.25微米、0.3微米、0.4微米、0.45微米、0.48微米、0.5微米。
50.可选地，所述第二子绝缘层1012的厚度等于0.05微米、0.06微米、0.08微米、0.1微米、0.15微米、0.2微米、0.25微米、0.3微米、0.4微米、0.45微米、0.48微米、0.5微米。
51.可选地，所述半导体器件包括场效应半导体器件、薄膜半导体器件等。
52.在后续应用所述半导体器件时，所述第一有源层np1和所述第二有源层np2均需与相应的信号线或器件相连接(如所述第一有源层np1可与像素电极或发光器件电性连接，所述第二有源层np2可与数据线等信号线电性连接等)。而由于所述第一有源层np1和所述第二有源层np2位于不同的水平面上，因而暴露出所述第一有源层np1的过孔和暴露出所述第二有源层np2的过孔的深度不同。在制备所述半导体器件时，可能会导致对所述第一有源层np1或所述第二有源层np2的过蚀刻，影响半导体器件的性能。因此，所述半导体器件还可包括第二导电层103、第二绝缘层104、第三导电层105及第三绝缘层106，如图2a～图2c所示。
53.所述第二导电层103位于所述衬底100和所述第一有源层np1之间，所述第二导电层103包括与所述第一有源层np1电性连接的第一电极e1。
54.所述第二绝缘层104覆盖所述第二导电层103，所述第二绝缘层104上设有第二过孔h2。其中，所述第一有源层np1通过贯穿所述第二绝缘层104的所述第二过孔h2与所述第
一电极e1电性连接。
55.所述第三绝缘层106覆盖所述第二有源层np2，所述第三绝缘层106上设有第三过孔h3。
56.所述第三导电层105位于所述第三绝缘层106上，所述第三导电层105包括与所述第二有源层np2电性连接的第二电极e2，以及与所述第二电极e2间隔且与所述第一电极e1电性连接的电极连接部ec。其中，所述第二电极e2通过贯穿所述第三绝缘层106的所述第三过孔h3与所述第二有源层np2电性连接，所述电连接部ec通过贯穿所述第三绝缘层106、所述第一绝缘层101和所述第二绝缘层104的第四过孔h4与所述第一电极e1电性连接。
57.可选地，所述第一电极e1和所述第二电极e2中的一个为所述半导体器件的源极和漏极中的一个，所述第一电极e1和所述第二电极e2中的另一个为所述半导体器件的源极和漏极中的另一个。
58.可选地，所述第二导电层103和所述第三导电层105包括钼(mo)、铝(al)、铂(pt)、钯(pd)、银(ag)、镁(mg)、金(au)、镍(ni)、钕(nd)、铱(ir)、铬(cr)、钙(ca)、钛(ti)、钽(ta)、钨(w)、铜(cu)、钨(w)等中的至少一种。可选地，所述第二导电层103和所述第三导电层105可分别为单层膜层结构，也可分别为ti/al/ti、mo/al/mo、mo/alge/mo、cu/mo、cu/ti、cu/moti或cu/monb等叠层结构。
59.可选地，所述第二绝缘层104和所述第三绝缘层106包括硅化合物、金属氧化物等。可选地，所述第二绝缘层104和所述第三绝缘层106可分别包括硅氧化物、硅氮化物、硅氮氧化物、铝氧化物、钽氧化物、铪氧化物、锆氧化物、钛氧化物等。可选地，所述第二绝缘层104和所述第三绝缘层106可分别为单层膜层结构，也可分别为硅氧化物、硅氮化物、硅氮氧化物、铝氧化物、钽氧化物、铪氧化物、锆氧化物、钛氧化物等的叠层结构。
60.通过设置所述第一电极e1、所述第二电极e2及所述电连接部ec，以在制备所述半导体器件时，降低蚀刻等工艺对所述第一有源层np1、所述第二有源层np2的影响，从而使所述半导体器件具有较好的性能。
61.可选地，请继续参阅图2a～图2d，所述第一电极e1包括第一电极部e11、第二电极部e12和连接于所述第一电极部e11和所述第二电极部e12之间的第三电极部e13。其中，在俯视视角下，所述第一电极部e11与所述第一有源层np1至少部分重叠，所述第二电极部e12与所述电极连接部ec至少部分重叠，以通过所述第一电极e1实现所述第一有源层np1与所述电极连接部ec的电性连接。
62.可选地，所述第一有源层np1在所述第一电极部e11上的正投影位于所述第一电极部e11的边界内，以利用所述第一电极部e11为所述有源层遮挡光线。
63.可选地，所述第三电极部e13的宽度w3小于所述第二电极部e12的宽度w2，所述第二电极部e12的宽度w2小于所述第一电极部e11的宽度w1，以降低所述第一电极e1的面积，从而降低电荷在所述第一电极e1上的积累量，以降低产生静电问题的几率。
64.可以理解的，所述半导体器件可用于集成电路设计中(如被用于驱动芯片等)，也可被用于像素驱动电路、栅极驱动电路、背光源驱动电路、放大电路、开关电路等中。可以理解的，所述半导体器件可被用于显示技术领域(如被用于阵列基板、显示面板、显示装置、背光模组等)，也可被用于监测技术领域(如被用于监测设备等)、检测技术领域(如被用于检测设备等)、汽车领域等领域中。
65.如图3是本发明实施例提供的半导体器件的制备流程图，图4a～图4i是本发明实施例提供的半导体器件的制备过程示意图；本发明还提供一种半导体器件的制备方法，用于制备任一上述的半导体器件。所述半导体器件的制备方法包括：
66.步骤s100：提供衬底100，于所述衬底100上制备所述第一有源层np1，如图4b所示。
67.步骤s200：制备第一绝缘层101。其中，所述第一绝缘层101覆盖所述第一有源层np1，所述第一绝缘层101设有第一过孔h1，如图4d所示。
68.步骤s300：制备所述第三有源层ch，所述第三有源层ch位于所述第一过孔h1内，所述第一过孔h1被所述第三有源层ch完全填充,如图4e所示。
69.步骤s400：制备所述第二有源层np2，如图4f所示。其中，所述第二有源层np2位于所述第一绝缘层101上，所述第三有源层ch连接于所述第一有源层np1和所述第二有源层np2。
70.可选地，在俯视视角下，所述第一有源层np1和所述第二有源层np2至少部分重叠，所述第三有源层ch连接于所述第一有源层np1和所述第二有源层np2之间，且所述第三有源层ch对应位于所述第一有源层np1和所述第二有源层np2重叠的部分之间，以使所述半导体器件具有较短的沟道长度。
71.可选地，所述第一有源层np1经非晶硅成膜、准分子激光退火、曝光、刻蚀、离子掺杂工艺制得。所述第二有源层np2经非晶硅成膜、准分子激光退火、曝光、刻蚀、离子掺杂工艺制得。所述第三有源层ch经非晶硅成膜、准分子激光退火、曝光、刻蚀工艺制得。所述第一绝缘层101经曝光、刻蚀工艺制备得到所述第一过孔h1。
72.可选地，在所述步骤s200中还包括：制备第一导电层102，如图4c所示。其中，所示第一导电层102位于所述第一绝缘层101内，所述第一导电层102包括所述半导体器件的栅极g，所述栅极g设有第一开口a1。其中，在俯视视角下，所述第一过孔h1位于所述第一开口a1内。
73.可选地，所述第一导电层102经成膜、曝光、刻蚀工艺制备得到设有所述第一开口a1的所述栅极g。
74.可选地，所述第一绝缘层101包括第一子绝缘层1011和第二子绝缘层1012。在所述步骤s200中还包括：
75.步骤s201：在所述第一有源层np1上制备所述第一子绝缘层1011。
76.步骤s202：在所述第一子绝缘层1011上制备所述第一导电层102。其中，所述第一导电层102包括设有所述第一开口a1的所述栅极g，如图4c所示。
77.步骤s203：在所述第一导电层102上制备所述第二子绝缘层1012。其中，所述第一过孔h1贯穿所述第一子绝缘层1011和所述第二子绝缘层1012并暴露出所述第一有源层np1，如图4d所示。
78.可选地，在所述步骤s100中还包括：在所述衬底100上制备第二导电层103。其中，所述第二导电层103包括与所述第一有源层np1电性连接的第一电极e1。可选地，所述第二导电层103经成膜、曝光、刻蚀工艺制备得到所述第一电极e1。
79.可选地，在所述步骤s100中还包括：在所述第二导电层103上制备第二绝缘层104，并制备贯穿所述第二绝缘层104且暴露出所述第一电极e1的第二过孔h2，如图4a所示。其中，所述第一有源层np1通过所述第二过孔h2与所述第一电极e1电性连接。可选地，所述第
二绝缘层104经成膜、曝光、刻蚀工艺制备得到所述第二过孔h2。
80.可选地，在所述步骤s400之后还包括：在所述第二有源层np2上制备第三绝缘层106，并制备贯穿所述第三绝缘层106、所述第二子绝缘层1012、所述第一子绝缘层1011和所述第二绝缘层104并暴露出所述第一电极e1的第四过孔h4以及贯穿所述第三绝缘层106且暴露出所述第二有源层np2的第三过孔h3，如图4g～图4h所示。可选地，所述第三绝缘层106经成膜、氢活化、曝光、刻蚀工艺制备得到所述第四过孔h4及所述第三过孔h3。可选地，所述第三过孔h3和所述第四过孔h4也可经一道半色调光罩制得。
81.可选地，在所述步骤s400之后还包括：制备第三导电层105。其中，所述第三导电层105包括与所述第二有源层np2电性连接的第二电极e2，以及与所述第二电极e2间隔且与所述第一电极e1电性连接的电极连接部ec。其中，所述第二电极e2通过所述第三过孔h3与所述第二有源层np2电性连接，所述电连接部ec通过所述第四过孔h4与所述第一电极e1电性连接，如图4i所示。可选地，所述第三导电层105经成膜、曝光、刻蚀工艺制备得到所述第二电极e2和所述电连接部ec。
82.可以理解的，所述第三有源层ch还可采用如图2a和图2b所示的形式。
83.如图5a～图5b是本发明实施例提供的显示面板的结构示意图，本发明还提供一种显示面板，包括任一上述的半导体器件或根据任一上述半导体器件的制备方法制得的半导体器件。
84.可选地，所述显示面板包括被动式发光显示面板和自发光显示面板。可选地，所述显示面板包括液晶显示面板、触控显示面板、包括发光器件的显示面板。可选地，发光器件包括有机发光二极管、次毫米发光二极管、微型发光二极管等。
85.请继续参阅图5a，所述显示面板还包括平坦层201、位于所述平坦层上的底电极202、位于所述底电极202上的保护层203及位于所述保护层203上的顶电极204。可选地，所述第三导电层105还包括第一连接部，所述底电极通过贯穿所述平坦层201的过孔与所述第一连接部电性连接，所述顶电极204通过贯穿所述平坦层201和所述保护层203的过孔与所述电连接部ec电性连接。
86.可选地，所述底电极202为触控电极，所述顶电极204为像素电极。可选地，所述底电极202和所述顶电极204为透明电极。
87.请继续参阅图5b，所述显示面板还包括所述平坦层201、阳极层205、像素定义层206、发光层207及阴极层208。所述阳极层205位于所述平坦层201上，包括多个阳极，所述阳极与所述电连接部ec电性连接。所述像素定义层206位于所述阳极层205上，所述像素定义层206设有暴露出所述阳极的像素定义区。所述发光层207位于所述像素定义区内，所述阴极层208位于所述发光层207上，包括多个阴极。所述发光器件包括所述阳极、所述发光层及所述阴极。可以理解的，所述第三有源层ch还可采用如图2a和图2b所示形式。
88.本发明还提供一种显示装置，所述显示装置包括任一上述的半导体器件或根据任一上述半导体器件的制备方法制得的半导体器件。可以理解地，所述显示装置包括可移动显示装置(如笔记本电脑、手机等)、固定终端(如台式电脑、电视等)、测量装置(如运动手环、测温仪等)等。
89.本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的技术人员，依据本发
明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。