半导体结构及其制造方法与流程

本公开实施例涉及半导体，特别涉及一种半导体结构及其制造方法。

背景技术：

1、传统的2.5d集成电路封装将存储/逻辑/芯片组集成在单个封装结构中，性能更好，功耗更低。其中，硅转接板在各种芯片、基板和印制电路板(pcb，printed circuitboard)之间起到互连的作用，因而，硅转接板中具有多个硅通孔(tsv，through-silicon-via)和多层重布线层(rdl，re-distribution layer)。

2、然而，随着集成电路的集成密度的提高，硅转接板中的tsv和rdl之间存在较大的电干扰，因而会在硅转接板中设置防干扰结构，例如，作为解耦电容或者旁路电容的沟槽电容器，防干扰结构的防干扰能力是提高集成电路的信噪比的关键因素。

技术实现思路

1、本公开实施例提供一种半导体结构及其制造方法，半导体结构可以作为解耦电容或旁路电容，从而有利于提高半导体结构构成的电路结构的防干扰能力。

2、根据本公开一些实施例，本公开实施例一方面提供一种半导体结构，包括：基底；位于所述基底中的下电极层，所述下电极层包括外围部、中心部以及连接外围部和中心部的底部，所述外围部为封闭环状结构，所述中心部为具有第一缺口的第一环状结构，所述底部指向所述外围部的方向为第一方向，所述外围部靠近所述中心部的沿所述第一方向延伸的内壁、所述中心部沿所述第一方向延伸的侧壁和所述底部的顶面共同围成空腔；介电层，所述介电层保形覆盖所述空腔；上电极层，所述上电极层和所述介电层共同填充满所述空腔。

3、在一些实施例中，所述基底具有凹槽，所述外围部位于所述凹槽沿第一方向延伸的侧壁。

4、在一些实施例中，所述基底包括凸起结构，所述凸起结构位于所述凹槽中，且所述凸起结构为具有第二缺口的第二环状结构，所述第一环状结构覆盖所述第二环状结构的表面。

5、在一些实施例中，沿垂直于所述第一方向的方向上，所述第二环状结构的厚度范围为0.03um～0.08um。

6、在一些实施例中，所述下电极层的材料包括金属材料、金属半导体化合物材料或者多晶硅中的至少一种。

7、在一些实施例中，沿所述第一方向上，所述空腔的深度范围为10um～50um。

8、在一些实施例中，沿垂直于所述第一方向的方向上，所述外围部的厚度范围为0.05um～0.1um，所述中心部的厚度范围为0.05um～0.1um。

9、在一些实施例中，沿垂直于所述第一方向的方向上，所述外围部和所述中心部之间的最小距离的范围为0.3um～1.5um。

10、在一些实施例中，所述下电极层、所述介电层和所述上电极层构成电容结构，所述基底中包括多个所述电容结构，沿垂直于所述第一方向的方向上，相邻所述电容结构之间的间距范围为3um～10um。

11、在一些实施例中，所述下电极层、所述介电层和所述上电极层构成电容结构，沿垂直于所述第一方向的方向上，所述电容结构的最大宽度范围为1um～5um。

12、在一些实施例中，所述下电极层、所述介电层和所述上电极层构成电容结构，所述电容结构的单位面积电容量范围为250nf/mm2～350nf/mm2。

13、在一些实施例中，所述介电层还覆盖所述中心部远离所述底部的顶面。

14、在一些实施例中，所述半导体结构还包括：辅助下电极层，位于所述下电极层和所述介电层之间。

15、根据本公开一些实施例，本公开实施例另一方面还提供一种半导体结构的制造方法，包括：提供基底以及具有开口的掩膜版；以所述掩膜版为掩膜刻蚀所述基底，以形成凹槽和凸起结构，所述凸起结构位于所述凹槽中，所述凸起结构为具有第二缺口的第二环状结构；在所述凹槽中以及所述凸起结构上形成下电极层、介电层和上电极层；其中，所述下电极层包括外围部、中心部以及连接外围部和中心部的底部，所述外围部为封闭环状结构且位于所述凹槽沿第一方向延伸的侧壁，所述中心部为具有第一缺口的第一环状结构，所述底部指向所述外围部的方向为所述第一方向，所述外围部靠近所述中心部的沿所述第一方向延伸的内壁、所述中心部沿所述第一方向延伸的侧壁和所述底部的顶面共同围成空腔；所述介电层保形覆盖所述空腔；所述上电极层和所述介电层共同填充满所述空腔。

16、在一些实施例中，在所述凹槽中以及所述凸起结构上形成所述下电极层的步骤包括：在所述凹槽沿所述第一方向延伸的侧壁、所述凸起结构沿所述第一方向延伸的侧壁以及所述凹槽的底部形成导电层，所述导电层作为所述下电极层。

17、在一些实施例中，在所述凹槽中以及所述凸起结构上形成所述下电极层的步骤包括：在所述凹槽沿所述第一方向延伸的侧壁、所述凸起结构沿所述第一方向延伸的侧壁以及所述凹槽的底部形成金属层；对所述金属层和所述基底进行退火处理，使得与所述金属层接触的部分所述基底转化为金属半导体化合物材料，所述下电极层至少包括所述金属半导体化合物材料。

18、在一些实施例中，形成所述金属层的步骤还包括：在所述凸起结构远离所述凹槽底部的顶面形成所述金属层。

19、在一些实施例中，在形成所述金属层之后，在对所述金属层和所述基底进行所述退火处理之前，还包括：形成辅助下电极层，所述辅助下电极层覆盖所述金属层表面。

20、本公开实施例提供的技术方案至少具有以下优点：

21、下电极层在外围部围成的空腔中还具有中心部，如此有利于增大下电极层整体的表面积。而且，中心部件为具有第一缺口的第一环状结构，则中心部围成的空腔和外围部围成的空腔可以通过第一缺口连通，使得外围部靠近中心部的沿第一方向延伸的内壁、中心部沿第一方向延伸的侧壁和底部的顶面三者可以共同围成一个空腔，上电极层和介电层共同填充满该空腔，因此，有利于在增大下电极层整体的表面积的同时，增大下电极层和上电极层之间的正对面积，以提高下电极层、介电层和上电极层构成的电容结构的电容量。可以理解的是，位于基底中的电容结构可以作为解耦电容或者旁路电容，以降低基底中各电连接层之间的电气干扰，从而有利于通过提高电容结构的电容量以提高半导体结构的信噪比从而提高半导体结构构成的电路结构的防干扰能力。

技术特征：

1.一种半导体结构，其特征在于，包括：

2.如权利要求1所述的半导体结构，其特征在于，所述基底具有凹槽，所述外围部位于所述凹槽沿第一方向延伸的侧壁。

3.如权利要求2所述的半导体结构，其特征在于，所述基底包括凸起结构，所述凸起结构位于所述凹槽中，且所述凸起结构为具有第二缺口的第二环状结构，所述第一环状结构覆盖所述第二环状结构的表面。

4.如权利要求3所述的半导体结构，其特征在于，沿垂直于所述第一方向的方向上，所述第二环状结构的厚度范围为0.03um～0.08um。

5.如权利要求1至3任一项所述的半导体结构，其特征在于，所述下电极层的材料包括金属材料、金属半导体化合物材料或者多晶硅中的至少一种。

6.如权利要求1所述的半导体结构，其特征在于，沿所述第一方向上，所述空腔的深度范围为10um～50um。

7.如权利要求1所述的半导体结构，其特征在于，沿垂直于所述第一方向的方向上，所述外围部的厚度范围为0.05um～0.1um，所述中心部的厚度范围为0.05um～0.1um。

8.如权利要求1所述的半导体结构，其特征在于，沿垂直于所述第一方向的方向上，所述外围部和所述中心部之间的最小距离的范围为0.3um～1.5um。

9.如权利要求1所述的半导体结构，其特征在于，所述下电极层、所述介电层和所述上电极层构成电容结构，所述基底中包括多个所述电容结构，沿垂直于所述第一方向的方向上，相邻所述电容结构之间的间距范围为3um～10um。

10.如权利要求1所述的半导体结构，其特征在于，所述下电极层、所述介电层和所述上电极层构成电容结构，沿垂直于所述第一方向的方向上，所述电容结构的最大宽度范围为1um～5um。

11.如权利要求1所述的半导体结构，其特征在于，所述下电极层、所述介电层和所述上电极层构成电容结构，所述电容结构的单位面积电容量范围为250nf/mm2～350nf/mm2。

12.如权利要求1所述的半导体结构，其特征在于，所述介电层还覆盖所述中心部远离所述底部的顶面。

13.如权利要求1所述的半导体结构，其特征在于，还包括：辅助下电极层，位于所述下电极层和所述介电层之间。

14.一种半导体结构的制造方法，其特征在于，包括：

15.如权利要求14所述的制造方法，其特征在于，在所述凹槽中以及所述凸起结构上形成所述下电极层的步骤包括：

16.如权利要求14所述的制造方法，其特征在于，在所述凹槽中以及所述凸起结构上形成所述下电极层的步骤包括：

17.如权利要求16所述的制造方法，其特征在于，形成所述金属层的步骤还包括：在所述凸起结构远离所述凹槽底部的顶面形成所述金属层。

18.如权利要求16所述的制造方法，其特征在于，在形成所述金属层之后，在对所述金属层和所述基底进行所述退火处理之前，还包括：

技术总结
本公开实施例涉及半导体技术领域，提供一种半导体结构及其制造方法，半导体结构包括：基底；位于基底中的下电极层，下电极层包括外围部、中心部以及连接外围部和中心部的底部，外围部为封闭环状结构，中心部为具有第一缺口的第一环状结构，底部指向外围部的方向为第一方向，外围部靠近中心部的沿第一方向延伸的内壁、中心部沿第一方向延伸的侧壁和底部的顶面共同围成空腔；介电层，介电层保形覆盖空腔；上电极层，上电极层和介电层共同填充满空腔。本公开实施例提供的半导体结构可以作为解耦电容或旁路电容，从而有利于提高半导体结构构成的电路结构的防干扰能力。

技术研发人员：刘志拯
受保护的技术使用者：长鑫存储技术有限公司
技术研发日：
技术公布日：2024/3/17