半导体设备及其晶舟的制作方法

本申请属于半导体工艺，尤其涉及一种半导体设备及其晶舟。

背景技术：

1、诸如立式炉等半导体设备中的晶舟将所有晶圆悬置于工艺气体当中进行批量处理，故晶圆的晶边也会与晶圆表面一同实现sin成膜。但是，成膜期间晶圆的晶边与晶舟支架一直保持接触状态，接触点因为遮挡了反应气体，所以将导致该位置无法形成薄膜，进而发生晶边局部的薄膜缺失。如果遗留这种晶边状态进入到后续制程中的某些湿法清洗处理的时候，有可能发生不可预测的晶边薄膜剥落，这会提高颗粒污染的隐患，最终影响器件良率。

2、现有技术中，针对晶边的局部薄膜缺失的问题，一般是通过追加晶边处理制程来改善的。一种晶边处理制程是晶边刻蚀工艺，通过晶边刻蚀把晶边区域存在隐患的薄膜去除，使得晶边恢复到衬底状态，而又不影响裸晶内有效器件区域，是比较安全稳妥的手段。另一种晶边处理制程是通过晶边成膜形成一种起到保护作用的晶边薄膜。此薄膜覆盖住整个晶边，包括原本晶边缺失薄膜的部位。此晶边成膜的范围不会进入裸晶有效区域，故不会对制程造成直接影响，是可以采用的手段。但无论采用追加何种晶边处理制程来处理晶边的局部薄膜缺失的问题，均会造成该半导体设备对晶圆进行半导体工艺处理时的制程道数增加，导致整个半导体工艺处理的过程变得复杂，及使得整个半导体工艺处理的时间延长、效率降低。

技术实现思路

1、本申请实施例提供一种半导体设备及其晶舟，旨在改善现有处理晶边的局部薄膜缺失的问题的方式会造成半导体设备对晶圆进行半导体工艺处理时的制程道数增加，导致整个半导体工艺处理的过程变得复杂，及使得整个半导体工艺处理的时间延长、效率降低的问题。

2、第一方面，本申请实施例提供一种半导体设备的晶舟，用于在工艺腔室中同时装载多个晶圆，以进行批量半导体工艺处理，所述晶舟包括：

3、主晶舟支架，用于以上下层叠方式同时装载多个晶圆，以进行所述批量半导体工艺处理，及在所述批量半导体工艺处理的过程中，带动所述多个晶圆转动；

4、副晶舟支架，用于在所述批量半导体工艺处理进行到预设进度时，同样以上下层叠方式支撑起所述多个晶圆，来使所述多个晶圆暂时脱离所述主晶舟支架，及在所述主晶舟支架转动第一预设角度后，进行复位操作以使所述多个晶圆重新回到所述主晶舟支架，且每一所述晶圆与所述主晶舟支架之间的接触位置均发生改变后，再来完成所述批量半导体工艺处理的余下进度。

5、可选的，在一些实施例中，所述副晶舟支架包括环绕所述主晶舟支架设置的多个副晶柱组件，每一所述副晶柱组件包括副晶柱本体、多个第一晶圆支撑体、驱动所述副晶柱本体转动的副晶柱转动结构以及驱动所述副晶柱本体升降的副晶柱升降结构，所述多个第一晶圆支撑体与所述多个晶圆一一对应设置，并沿所述副晶柱本体的长度方向等间隔依次设置在所述副晶柱本体上。

6、可选的，在一些实施例中，所述副晶舟支架包括三个所述副晶柱组件，且三个所述副晶柱组件呈三角形分布，并环绕所述主晶舟支架设置。

7、可选的，在一些实施例中，所述副晶柱本体的底端安设在所述工艺腔室底部的腔室工艺门上，且所述副晶柱本体的底端与所述腔室工艺门之间的缝隙通过磁流体密封结构进行密封设置。

8、可选的，在一些实施例中，所述副晶柱升降结构包括驱动所述副晶柱本体在预设行程内进行升降的升降动力气缸，所述预设行程为1mm～3mm。

9、可选的，在一些实施例中，所述主晶舟支架包括晶舟底座、多个主晶柱组件以及驱动所述晶舟底座转动的底座转动结构，所述多个主晶柱组件沿所述晶舟底座的周向等间隔安设在所述晶舟底座上，每一所述主晶柱组件包括主晶柱本体以及多个第二晶圆支撑体，所述多个第二晶圆支撑体与所述多个晶圆一一对应设置，并沿所述主晶柱本体的长度方向等间隔依次设置在所述主晶柱本体上。

10、可选的，在一些实施例中，所述晶舟底座的底端固设有安设在所述工艺腔室底部的腔室工艺门上的底座转轴，所述底座转动结构驱动连接所述底座转轴，且所述底座转轴与所述腔室工艺门之间的缝隙通过磁流体密封结构进行密封设置。

11、可选的，在一些实施例中，所述多个副晶柱组件与所述多个主晶柱组件一一对应设置，且每一所述副晶柱组件的所述副晶柱本体到所述晶舟底座的中心的第一连线，与对应的所述主晶柱组件的所述主晶柱本体到所述晶舟底座的中心的第二连线之间呈第二预设角度的夹角，且所述第二预设角度大于所述第一预设角度。

12、可选的，在一些实施例中，设定每一所述副晶柱组件的所述副晶柱本体与对应的所述主晶柱组件的所述主晶柱本体之间的距离为第一距离，设定每一所述副晶柱组件的所述副晶柱本体沿所述晶圆的径向到达所述晶圆的圆周的距离为第二距离，每一所述第一晶圆支撑体的长度大于所述第二距离，并小于所述第一距离。

13、第二方面，本申请实施例提供一种半导体设备，包括工艺腔室与装载腔室，所述工艺腔室位于所述装载腔室的正上方，所述工艺腔室的底部设置有可在所述装载腔室与所述工艺腔室之间的自由升降的腔室工艺门，所述腔室工艺门上安设有上述的晶舟，以通过所述晶舟同时装载多个晶圆，来进行批量半导体工艺处理。

14、在本申请中，其晶舟在原有主晶舟支架的基础上，增加了一个副晶舟支架，以用于在批量半导体工艺处理进行到预设进度时，同样以上下层叠方式支撑起多个晶圆，来使多个晶圆暂时脱离主晶舟支架，及在主晶舟支架转动第一预设角度后，进行复位操作以使多个晶圆重新回到主晶舟支架，且每一晶圆与主晶舟支架之间的接触位置均发生改变后，再来完成批量半导体工艺处理的余下进度。这样一来，本技术方案，可在半导体设备的工艺途中改变主晶舟支架与晶圆之间的接触位置，来避免出现晶边的局部薄膜缺失现象，以从根本上排除了半导体设备由此导致的颗粒污染的隐患，提升影响器件良率的同时，不会造成半导体设备对晶圆进行半导体工艺处理时的制程道数增加。

技术特征：

1.一种半导体设备的晶舟，用于在工艺腔室中同时装载多个晶圆，以进行批量半导体工艺处理，其特征在于，所述晶舟包括：

2.根据权利要求1所述的晶舟，其特征在于，所述副晶舟支架包括环绕所述主晶舟支架设置的多个副晶柱组件，每一所述副晶柱组件包括副晶柱本体、多个第一晶圆支撑体、驱动所述副晶柱本体转动的副晶柱转动结构以及驱动所述副晶柱本体升降的副晶柱升降结构，所述多个第一晶圆支撑体与所述多个晶圆一一对应设置，并沿所述副晶柱本体的长度方向等间隔依次设置在所述副晶柱本体上。

3.根据权利要求2所述的晶舟，其特征在于，所述副晶舟支架包括三个所述副晶柱组件，且三个所述副晶柱组件呈三角形分布，并环绕所述主晶舟支架设置。

4.根据权利要求2所述的晶舟，其特征在于，所述副晶柱本体的底端安设在所述工艺腔室底部的腔室工艺门上，且所述副晶柱本体的底端与所述腔室工艺门之间的缝隙通过磁流体密封结构进行密封设置。

5.根据权利要求2所述的晶舟，其特征在于，所述副晶柱升降结构包括驱动所述副晶柱本体在预设行程内进行升降的升降动力气缸，所述预设行程为1mm～3mm。

6.根据权利要求2所述的晶舟，其特征在于，所述主晶舟支架包括晶舟底座、多个主晶柱组件以及驱动所述晶舟底座转动的底座转动结构，所述多个主晶柱组件沿所述晶舟底座的周向等间隔安设在所述晶舟底座上，每一所述主晶柱组件包括主晶柱本体以及多个第二晶圆支撑体，所述多个第二晶圆支撑体与所述多个晶圆一一对应设置，并沿所述主晶柱本体的长度方向等间隔依次设置在所述主晶柱本体上。

7.根据权利要求6所述的晶舟，其特征在于，所述晶舟底座的底端固设有安设在所述工艺腔室底部的腔室工艺门上的底座转轴，所述底座转动结构驱动连接所述底座转轴，且所述底座转轴与所述腔室工艺门之间的缝隙通过磁流体密封结构进行密封设置。

8.根据权利要求6所述的晶舟，其特征在于，所述多个副晶柱组件与所述多个主晶柱组件一一对应设置，且每一所述副晶柱组件的所述副晶柱本体到所述晶舟底座的中心的第一连线，与对应的所述主晶柱组件的所述主晶柱本体到所述晶舟底座的中心的第二连线之间呈第二预设角度的夹角，且所述第二预设角度大于所述第一预设角度。

9.根据权利要求6所述的晶舟，其特征在于，设定每一所述副晶柱组件的所述副晶柱本体与对应的所述主晶柱组件的所述主晶柱本体之间的距离为第一距离，设定每一所述副晶柱组件的所述副晶柱本体沿所述晶圆的径向到达所述晶圆的圆周的距离为第二距离，每一所述第一晶圆支撑体的长度大于所述第二距离，并小于所述第一距离。

10.一种半导体设备，其特征在于，包括工艺腔室与装载腔室，所述工艺腔室位于所述装载腔室的正上方，所述工艺腔室的底部设置有可在所述装载腔室与所述工艺腔室之间的自由升降的腔室工艺门，所述腔室工艺门上安设有如权利要求1-9任一项所述的晶舟，以通过所述晶舟同时装载多个晶圆，来进行批量半导体工艺处理。

技术总结
本申请公开了一种半导体设备及其晶舟，该半导体设备的晶舟包括：副晶舟支架，用于在批量半导体工艺处理进行到预设进度时，同样以上下层叠方式支撑起多个晶圆，来使多个晶圆暂时脱离主晶舟支架，及在主晶舟支架转动第一预设角度后，进行复位操作以使多个晶圆重新回到主晶舟支架，且每一晶圆与主晶舟支架之间的接触位置均发生改变后，再来完成批量半导体工艺处理的余下进度。本技术方案，可在半导体设备的工艺途中改变主晶舟支架与晶圆之间的接触位置，来避免出现晶边的局部薄膜缺失现象，以从根本上排除了半导体设备由此导致的颗粒污染的隐患，提升影响器件良率的同时，不会造成半导体设备对晶圆进行半导体工艺处理时的制程道数增加。

技术研发人员：卢翌,孙妍,史小平
受保护的技术使用者：北京北方华创微电子装备有限公司
技术研发日：
技术公布日：2024/4/17