半导体结构及其形成方法与流程

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术：

1、随着集成电路制造技术的不断发展，人们对集成电路的集成度和性能的要求变得越来越高。为了提高集成度，降低成本，元器件的关键尺寸不断变小，集成电路内部的电路密度越来越大，这种发展使得晶圆表面无法提供足够的面积来制作所需要的互连线。

2、为了满足关键尺寸缩小过后的互连线所需，目前不同金属层或者金属层与基底的导通是通过互连结构实现的。互连结构包括互连线和形成于接触开口内的接触孔插塞。接触孔插塞与半导体器件相连接，互连线实现接触孔插塞之间的连接，从而构成电路。

3、晶体管结构内的接触孔插塞包括位于栅极结构表面的栅极接触孔插塞，用于实现栅极结构与外部电路的连接，还包括位于源漏掺杂层表面的源漏接触孔插塞，用于实现源漏掺杂层与外部电路的连接。

技术实现思路

1、本发明实施例解决的问题是提供一种半导体结构及其形成方法，优化了半导体器件的性能。

2、为解决上述问题，本发明实施例提供一种半导体结构，包括：基底，所述基底包括衬底以及凸立于所述衬底的鳍部；隔离层，位于所述鳍部露出的所述衬底上，且覆盖所述鳍部的部分侧壁；栅极结构，位于所述衬底的顶部且横跨所述鳍部，所述栅极结构覆盖所述鳍部的部分顶部和部分侧壁；源漏掺杂层，位于所述栅极结构两侧的鳍部中；侧墙层，位于所述栅极结构的侧壁；层间介电层，位于所述栅极结构露出的所述衬底上，且所述层间介质层覆盖所述栅极结构的顶部和所述侧墙层的顶部；硬掩膜层，位于所述层间介电层的顶部，且所述硬掩膜层具有掩膜开口，所述掩膜开口位于所述源漏掺杂层的上方；掺杂有离子的牺牲层，位于所述掩膜开口的侧壁。

3、本发明实施例还提供一种半导体结构的形成方法，包括：提供基底，基底上形成有栅极结构，栅极结构的侧壁形成有侧墙层，栅极结构两侧的基底中形成有源漏掺杂层，栅极结构露出的基底上形成有层间介电层，层间介电层覆盖栅极结构的顶部和侧墙层的侧壁；在层间介电层的顶部形成具有掩膜开口的硬掩膜层，掩膜开口沿第一方向和第二方向延伸，第一方向和第二方向相互垂直，且掩膜开口沿第一方向的尺寸小于掩膜开口沿第二方向的尺寸，掩膜开口位于源漏掺杂层的顶部；在掩膜开口沿第二方向的侧壁形成牺牲层；形成牺牲层之后，以硬掩膜层和牺牲层为掩膜，沿掩膜开口去除源漏掺杂层顶部的层间介电层，形成露出源漏掺杂层的沟槽。

4、与现有技术相比，本发明实施例的技术方案具有以下优点：

5、本发明实施例提供的半导体结构的形成方法中，先在层间介电层的顶部形成具有掩膜开口的硬掩膜层，掩膜开口沿第一方向和第二方向延伸，第一方向和第二方向相互垂直，且掩膜开口沿第一方向的尺寸小于掩膜开口沿第二方向的尺寸，掩膜开口位于源漏掺杂层的顶部，使得掩膜开口在第一方向和第二方向上的尺寸均满足工艺尺寸要求，然后在掩膜开口沿第二方向的侧壁形成牺牲层，使牺牲层起到对掩膜开口在第一方向上的尺寸缩小的作用，相应的，使得后续在沟槽中形成的源漏插塞沿第一方向上的尺寸缩小，从而在使源漏插塞的电容值变低的同时，还使源漏插塞沿第一方向和第二方向均能与源漏掺杂层相电连接，进而提高了半导体结构的性能。

技术特征：

1.一种半导体结构，其特征在于，包括：

2.如权利要求1所述的半导体结构的形成方法，其特征在于，以与所述栅极结构的延伸方向相垂直的方向为横向，所述牺牲层的横向尺寸为10纳米至40纳米。

3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述牺牲层的材料包括氮化硅。

4.一种半导体结构的形成方法，其特征在于，包括：

5.如权利要求4所述的半导体结构的形成方法，其特征在于，形成具有掩膜开口的所述硬掩膜层的步骤包括：在所述层间介质层的顶部形成硬掩膜材料层；在所述硬掩膜材料层的顶部形成图形化的光刻胶层；形成所述光刻胶层之后，对所述硬掩膜材料层进行图形化处理，形成具有掩膜开口的所述硬掩膜层。

6.如权利要求5所述的半导体结构的形成方法，其特征在于，对所述硬掩膜材料层进行图形化处理的工艺包括光刻工艺。

7.如权利要求4所述的半导体结构的形成方法，其特征在于，形成所述牺牲层的步骤包括：在所述掩膜开口的底部和侧壁、以及所述硬掩膜层的顶部形成牺牲材料层；去除所述硬掩膜层顶部和所述掩膜开口底部的牺牲材料层、以及所述掩膜开口沿所述第一方向的侧壁的牺牲材料层，剩余的位于所述掩膜开口沿第二方向的侧壁的牺牲材料层作为所述牺牲层。

8.如权利要求7所述的半导体结构的形成方法，其特征在于，形成所述牺牲材料层的工艺包括原子层沉积工艺。

9.如权利要求7所述的半导体结构的形成方法，其特征在于，去除所述硬掩膜层顶部和所述掩膜开口底部的牺牲材料层、以及所述掩膜开口沿所述第一方向的侧壁的牺牲材料层的步骤包括：对所述掩膜开口底部的牺牲材料层和所述硬掩膜层顶部的牺牲材料层、以及所述掩膜开口沿所述第一方向的侧壁的牺牲材料层进行掺杂处理，使所述掩膜开口底部的牺牲材料层和所述硬掩膜层顶部的牺牲材料层、以及所述掩膜开口沿所述第一方向的侧壁的牺牲材料层，与所述掩膜开口沿第二方向的侧壁的牺牲材料层之间具有刻蚀选择比；进行掺杂处理之后，去除所述硬掩膜层顶部和所述掩膜开口底部的牺牲材料层、以及所述掩膜开口沿所述第一方向的侧壁的所述牺牲材料层。

10.如权利要求9所述的半导体结构的形成方法，其特征在于，去除所述硬掩膜层顶部和所述掩膜开口底部的牺牲材料层、以及所述掩膜开口沿所述第一方向的侧壁的牺牲材料层的工艺包括湿法刻蚀工艺或等离子体干法刻蚀工艺。

11.如权利要求9所述的半导体结构的形成方法，其特征在于，所述硬掩膜层顶部和所述掩膜开口底部的牺牲材料层、以及所述掩膜开口沿所述第一方向的侧壁的所述牺牲材料层，与所述掩膜开口沿第二方向的侧壁的牺牲材料层之间的刻蚀选择比大于10：1。

12.如权利要求9所述的半导体结构的形成方法，其特征在于，对所述掩膜开口底部的牺牲材料层和所述硬掩膜层顶部的牺牲材料层、以及所述掩膜开口沿所述第一方向的侧壁的牺牲材料层进行掺杂处理的工艺包括离子注入工艺。

13.如权利要求12所述的半导体结构的形成方法，其特征在于，所述离子注入工艺的参数包括：注入离子包括h2；注入能量范围为100ev至150ev。

14.如权利要求4所述的半导体结构的形成方法，其特征在于，以与所述栅极结构的延伸方向相垂直的方向为横向，所述牺牲层的横向尺寸为10纳米至40纳米。

15.如权利要求4所述的半导体结构的形成方法，其特征在于，所述牺牲层的材料包括氮化硅。

16.如权利要求4所述的半导体结构的形成方法，其特征在于，所述硬掩膜层的材料包括氧化硅和氧化钛中的一种或两种。

17.如权利要求4所述的半导体结构的形成方法，其特征在于，形成所述沟槽的工艺包括干法刻蚀工艺。

18.如权利要求4所述的半导体结构的形成方法，其特征在于，形成所述沟槽之后，所述半导体结构的形成方法还包括：去除所述硬掩膜层和牺牲层；去除所述硬掩膜层和牺牲层之后，在所述沟槽中形成源漏插塞，所述源漏插塞与所述源漏掺杂层相电连接。

19.如权利要求18所述的半导体结构的形成方法，其特征在于，去除所述硬掩膜层和牺牲层的工艺包括等离子体干法刻蚀工艺。

20.如权利要求18所述的半导体结构的形成方法，其特征在于，形成所述源漏插塞的步骤包括：在所述层间介电层的顶部、以及所述沟槽中形成导电材料层；以所述层间介电层的顶部作为停止位置，对所述导电材料层进行平坦化处理，剩余的位于所述沟槽中的导电材料层作为所述源漏插塞。

技术总结
一种半导体结构及其形成方法，方法包括：在层间介电层的顶部形成具有掩膜开口的硬掩膜层，掩膜开口沿第一方向和第二方向延伸，第一方向和第二方向相互垂直，且掩膜开口沿第一方向的尺寸小于掩膜开口沿第二方向的尺寸，掩膜开口位于源漏掺杂层的顶部；在掩膜开口沿第二方向的侧壁形成牺牲层；形成牺牲层之后，以硬掩膜层和牺牲层为掩膜，沿掩膜开口去除源漏掺杂层顶部的层间介电层，形成露出源漏掺杂层的沟槽。牺牲层起到对掩膜开口在第一方向上的尺寸缩小的作用，使得后续在沟槽中形成的源漏插塞沿第一方向上的尺寸缩小，从而在使源漏插塞的电容值变低的同时，还使源漏插塞沿第一方向和第二方向均能与源漏掺杂层电连接，进而提高半导体结构的性能。

技术研发人员：邱晶,王彦,涂武涛,张海洋
受保护的技术使用者：中芯国际集成电路制造（上海）有限公司
技术研发日：
技术公布日：2024/4/7