芯片封装结构的制作方法

本发明涉及一种芯片封装结构，尤其涉及一种有助于增加产品市场竞争力并降低制造端成本的芯片封装结构。

背景技术：

1、现有的芯片封装结构如球型数组封装(bga)、平面数组封装(bga)、四边无脚封装(qfa)或双边无脚封装(bga)，现有的芯片封装结构所采用的基板通常为bt(bismaleimidetriazine)树脂材料所制成，bt树脂材料为一种硬质材料，由bt树脂材料所制造出来的基板的硬度能符合大部分半导体厂商的需求。然而，由于bt树脂材料广泛受到使用而在市场上具有一定的价格稳定度，使得制造端的在原料方面的成本不易降低，不利于节省制造端的成本，若制造端要降低原料方面的成本，势必要找出取代bt树脂材料的方案。

2、此外，请参考图5，现有的一芯片封装结构2的一基板2a为bt树脂材料所构成，该基板2a上设有一电路层2b，该电路层2b上的一焊垫2c是使用厚度为0.3～0.4微米(μm)的金(au)层，使该基板2a与该焊垫2c能承受来自进行打线接合(wire bonding)作业所产生的正压力，借此使一焊线2d上的一焊点2e能确实完整地形成在该焊垫2c上，然而，金(au)材料的使用量亦会影响制造端的成本，若制造端要降低原料方面的成本，势必要找出减少使用金(au)材料的方案。

3、因此，一种有助于增加产品市场竞争力并降低制造端成本的芯片封装结构，为目前相关产业的迫切期待。

技术实现思路

1、本发明的主要目的是在于提供一种芯片封装结构，其中一玻璃纤维基板是利用fr-4等级的玻璃纤维所构成；其中至少一基板焊垫是一由至少一第一电路层上往上依序包括一镍(ni)层、一钯(pd)层及一金(au)层所堆叠形成且具有一定厚度的金属堆叠结构体，或是一由至少一第一电路层上往上依序包括一镍(ni)层及一金(au)层所堆叠形成且具有一定厚度的金属堆叠结构体，且各该基板焊垫的总体厚度为3.15～5.4微米(μm)；其中该玻璃纤维基板与各该基板焊垫能承受来自进行打线接合作业所产生的正压力，有效地解决制造端的在原料方面的成本不易降低，不利于节省制造端的成本的问题。

2、为达成上述目的，本发明提供一种芯片封装结构，该芯片封装结构包含一玻璃纤维基板、至少一芯片、至少一基板焊垫、至少一焊线及一玻璃纤维绝缘层；其中该玻璃纤维基板是利用fr-4等级的玻璃纤维所构成，该玻璃纤维基板具有一第一表面及相对的一第二表面，其中在该第一表面上设有至少一第一电路层；其中各该芯片是设在该玻璃纤维基板的该第一表面上的各该第一电路层上，各该芯片上具有至少一芯片焊垫；其中各该基板焊垫是设在该玻璃纤维基板的该第一表面上的各该第一电路层上，各该基板焊垫是一由各该第一电路层上往上依序包括一镍(ni)层、一钯(pd)层及一金(au)层所堆叠形成且具有一定厚度的金属堆叠结构体，或是一由各该第一电路层上往上依序包括一镍(ni)层及一金(au)层所堆叠形成且具有一定厚度的金属堆叠结构体，且各该基板焊垫的总体厚度为3.15～5.4微米(μm)，供用以增进各该基板焊垫的结构强度；其中各该焊线是经由打线接合(wirebonding)作业所产生，各该焊线的两端是分别焊接在各该芯片的各该芯片焊垫上与各该芯片焊垫所对应的各该基板焊垫上，并分别在各该芯片焊垫上与各该基板焊垫上形成一焊点；其中该玻璃纤维绝缘层是利用fr-4等级的玻璃纤维所构成，该玻璃纤维绝缘层是利用注塑工艺以设在该玻璃纤维基板上借以包覆封盖住各该芯片、各该基板焊垫及各该焊线；其中各该芯片是借由各该焊线与该玻璃纤维基板的该第一表面上的各该第一电路层形成电性连接状态；其中当在各该基板焊垫上形成各该焊点时，该玻璃纤维基板与各该基板焊垫能承受来自进行打线接合作业所产生的正压力n，借此使各该焊点能确实完整地形成在各该基板焊垫上，有助于增加产品市场竞争力并降低制造端成本。

3、在本发明一较佳实施例中，各该基板焊垫进一步是由该镍(ni)层、该钯(pd)层及该金(au)层所堆叠形成；其中该镍(ni)层在各该基板焊垫中的所占的厚度为3～5微米(μm)；其中该钯(pd)层在各该基板焊垫中的所占的厚度为0.1～0.2微米(μm)；其中该金(au)层在各该基板焊垫中的所占的厚度为0.05～0.2微米(μm)。

4、在本发明一较佳实施例中，各该基板焊垫是利用化学镀(chemical plating)的技术所形成。

5、在本发明一较佳实施例中，各该基板焊垫是利用电镀(electroplating)的技术所形成。

6、在本发明一较佳实施例中，各该基板焊垫进一步是由该镍(ni)层及该金(au)层所堆叠形成；其中该镍(ni)层在各该基板焊垫中的所占的厚度为3.1～5.2微米(μm)；其中该金(au)层在各该基板焊垫中的所占的厚度为0.05～0.2微米(μm)。

7、在本发明一较佳实施例中，各该基板焊垫是利用化学镀(chemical plating)的技术所形成。

8、在本发明一较佳实施例中，各该基板焊垫是利用电镀(electroplating)的技术所形成。

9、在本发明一较佳实施例中，该玻璃纤维绝缘层进一步具有一第一表面，该玻璃纤维绝缘层的该第一表面上进一步设有一外护层。

10、在本发明一较佳实施例中，在该玻璃纤维基板的该第二表面上进一步设有至少一第二电路层；其中在该玻璃纤维基板的该第一表面上进一步钻孔成型至少一第一盲孔及至少一第二盲孔，其中各该第一盲孔及各该第二盲孔是分别由该第一表面穿过该玻璃纤维基板厚度而连通至各该第二电路层；其中该第一电路层进一步由该第一表面延伸至各该第一盲孔及各该第二盲孔的内壁面上并且电性连接至该第二电路层。

11、本发明的优点是能够增加产品市场竞争力并降低制造端成本。

技术特征：

1.一种芯片封装结构，其特征在于，其包含：

2.如权利要求1所述的芯片封装结构，其特征在于：该镍层在各该基板焊垫中的所占的厚度为3～5微米；该钯层在各该基板焊垫中的所占的厚度为0.1～0.2微米；该金层在各该基板焊垫中的所占的厚度为0.05～0.2微米。

3.如权利要求2所述的芯片封装结构，其特征在于：各该基板焊垫是利用化学镀的技术所形成。

4.如权利要求2所述的芯片封装结构，其特征在于：各该基板焊垫是利用电镀的技术所形成。

5.如权利要求1所述的芯片封装结构，其特征在于：该镍层在各该基板焊垫中的所占的厚度为3.1～5.2微米；该金层在各该基板焊垫中的所占的厚度为0.05～0.2微米。

6.如权利要求5所述的芯片封装结构，其特征在于：各该基板焊垫是利用化学镀的技术所形成。

7.如权利要求5所述的芯片封装结构，其特征在于：各该基板焊垫是利用电镀的技术所形成。

8.如权利要求1所述的芯片封装结构，其特征在于：该玻璃纤维绝缘层还具有一第一表面，该玻璃纤维绝缘层的该第一表面上设有一外护层。

9.如权利要求1所述的芯片封装结构，其特征在于：在该玻璃纤维基板的该第二表面上设有至少一第二电路层；在该玻璃纤维基板的该第一表面上钻孔成型至少一第一盲孔及至少一第二盲孔，各该第一盲孔及各该第二盲孔分别由该第一表面穿过该玻璃纤维基板厚度而连通至各该第二电路层；该第一电路层由该第一表面延伸至各该第一盲孔及各该第二盲孔的内壁面上并且电性连接至该第二电路层。

技术总结
本发明提供一种芯片封装结构，其中一玻璃纤维基板是利用FR‑4等级的玻璃纤维所构成；其中至少一基板焊垫是一由至少一第一电路层上往上依序包括一镍层、一钯层及一金层所堆叠形成且具有一定厚度的金属堆叠结构体，或是一由至少一第一电路层上往上依序包括一镍层及一金层所堆叠形成且具有一定厚度的金属堆叠结构体，且各该基板焊垫的总体厚度为3.15～5.4微米(μm)；其中该玻璃纤维基板与各该基板焊垫能承受来自进行打线接合作业所产生的正压力，借此使至少一焊点能确实完整地形成在各该基板焊垫上以助于增加产品市场竞争力并降低制造端成本。

技术研发人员：于鸿祺,林俊荣,古瑞庭
受保护的技术使用者：华东科技股份有限公司
技术研发日：
技术公布日：2024/4/29