半导体结构及其形成方法与流程

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术：

1、随着集成电路制造技术的不断发展，人们对集成电路的集成度和性能的要求变得越来越高。为了提高集成度，降低成本，元器件的关键尺寸不断变小，集成电路内部的电路密度越来越大，这种发展使得晶圆表面无法提供足够的面积来制作所需要的互连线。

2、为了满足关键尺寸缩小过后的互连线所需，目前不同金属层或者金属层与基底的导通是通过互连结构实现的。互连结构包括互连线和形成于接触开口内的接触孔插塞。接触孔插塞与半导体器件相连接，互连线实现接触孔插塞之间的连接，从而构成电路。

技术实现思路

1、本发明实施例解决的问题是提供一种半导体结构及其形成方法，提高半导体结构的性能。

2、为解决上述问题，本发明实施例提供一种半导体结构，包括：基底，所述基底包括电阻区；第一介电层，位于所述基底的顶部；掺杂有导电离子的第一刻蚀停止层，位于所述电阻区的所述第一介电层的顶部，所述掺杂有导电离子的第一刻蚀停止层具有导电性，用于作为电阻层；第二介电层，位于所述第一介电层的顶部上方，所述第二介电层覆盖所述第一刻蚀停止层，且所述第二介电层与所述第一刻蚀停止层之间具有刻蚀选择比；互连通孔结构，位于所述电阻区中，所述互连通孔结构贯穿所述第一刻蚀停止层顶部的第二介电层，且与所述第一刻蚀停止层电连接。

3、相应的，本发明实施例还提供一种半导体结构的形成方法，包括：提供基底，所述基底上形成有第一介电层，所述基底包括电阻区；在所述电阻区的所述第一介电层的顶部形成掺杂有导电离子的第一刻蚀停止层，所述掺杂有导电离子的第一刻蚀停止层具有导电性，用于作为电阻层；在所述第一介电层的顶部上方形成第二介电层，所述第二介电层覆盖所述第一刻蚀停止层，且所述第二介电层与所述第一刻蚀停止层之间具有刻蚀选择比；在所述第一刻蚀停止层的顶部形成贯穿所述第二介电层且露出所述第一刻蚀停止层顶面的通孔；在所述通孔中形成互连通孔结构，所述互连通孔结构电连接掺杂有导电离子的所述第一刻蚀停止层。

4、与现有技术相比，本发明实施例的技术方案具有以下优点：

5、本发明实施例提供一种半导体结构的形成方法，在所述电阻区的所述第一介电层的顶部形成掺杂有导电离子的第一刻蚀停止层，所述掺杂有导电离子的第一刻蚀停止层具有导电性，用于作为电阻层，在所述第一介电层的顶部上方形成第二介电层，所述第二介电层覆盖所述第一刻蚀停止层，且所述第二介电层与所述第一刻蚀停止层之间具有刻蚀选择比，相应的，在后续形成贯穿所述第二介电层且露出所述第一刻蚀停止层顶面的通孔的过程中，利用第二介电层与掺杂有导电离子的第一刻蚀停止层之间的刻蚀选择比，能够将通孔形成的区域的第二介电层去除干净，也降低了被掺杂处理的第一刻蚀停止层受到损伤的风险，从而提高了所述半导体结构的性能；同时，第一刻蚀停止层中掺杂有导电离子，使第一刻蚀停止层具有导电性，从而使得掺杂有导电离子的第一刻蚀停止层仍能够起到电阻层的作用，以满足电阻结构的正常工作性能。

技术特征：

1.一种半导体结构，其特征在于，包括：

2.如权利要求1所述的半导体结构，其特征在于，所述第二介电层包括第二刻蚀停止层和位于所述第二刻蚀停止层顶部的子介电层；

3.如权利要求2所述的半导体结构，其特征在于，所述第二刻蚀停止层的材料包括氮化硅、碳化硅和掺杂碳化硅中的一种或多种。

4.如权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：粘附阻挡层，位于所述互连通孔结构与所述第二介电层之间、以及所述互连通孔结构与所述第一刻蚀停止层之间。

5.如权利要求1所述的半导体结构，其特征在于，所述掺杂有导电离子的第一刻蚀停止层中，掺杂导电离子包括b、p和ge中的一种或多种。

6.如权利要求1所述的半导体结构，其特征在于，所述掺杂有导电离子的第一刻蚀停止层中，所述导电离子的掺杂浓度为1e20atom/cm3至1e22atom/cm3。

7.如权利要求1所述的半导体结构，其特征在于，所述第一刻蚀停止层的厚度为50纳米至80纳米。

8.如权利要求1所述的半导体结构，其特征在于，所述第一刻蚀停止层的材料包括无定型硅。

9.如权利要求1所述的半导体结构，其特征在于，所述互连通孔结构的材料包括w、co和ru中的一种或多种。

10.一种半导体结构的形成方法，其特征在于，包括：

11.如权利要求10所述的半导体结构的形成方法，其特征在于，形成所述第二介电层的过程中，所述第二介电层包括第二刻蚀停止层和位于所述第二刻蚀停止层顶部的子介电层；

12.如权利要求11所述的半导体结构的形成方法，其特征在于，所述第二刻蚀停止层的材料包括sin、sic和ndc中的一种或多种。

13.如权利要求11所述的半导体结构的形成方法，其特征在于，形成所述第二通孔的过程中，所述第二刻蚀停止层与所述第一刻蚀停止层之间的刻蚀选择比大于3：1。

14.如权利要求10所述的半导体结构的形成方法，其特征在于，形成掺杂有导电离子的第一刻蚀停止层的步骤包括：对所述第一刻蚀停止层进行掺杂处理。

15.如权利要求14所述的半导体结构的形成方法，其特征在于，对所述第一刻蚀停止层进行掺杂处理的工艺包括离子注入工艺。

16.如权利要求15所述的半导体结构的形成方法，其特征在于，所述离子注入工艺的参数包括：注入的导电离子包括b、p和ge中的一种或多种；掺杂剂量范围为1e20atom/cm3至1e22atom/cm3；注入能量范围为1.5kev至5kev。

17.如权利要求10所述的半导体结构的形成方法，其特征在于，形成所述互连通孔结构的步骤包括：在所述第二介电层的顶部、以及所述通孔中形成导电材料层；去除高于所述第二介电层顶部的导电材料层，剩余的位于所述通孔中的导电材料层作为所述互连通孔结构。

18.如权利要求10所述的半导体结构的形成方法，其特征在于，在形成所述互连通孔结构之前，还包括：在所述通孔侧壁、以及所述通孔露出的所述第一刻蚀停止层的顶部形成粘附阻挡层；

19.如如权利要求10所述的半导体结构的形成方法，其特征在于，所述互连通孔结构的材料包括w、co和ru中的一种或多种。

技术总结
一种半导体结构及其形成方法，方法包括：提供基底，基底上形成有第一介电层，基底包括电阻区；在电阻区的第一介电层顶部形成掺杂有导电离子的第一刻蚀停止层，掺杂有导电离子的第一刻蚀停止层具有导电性，用于作为电阻层；在第一介电层的顶部上方形成第二介电层，第二介电层覆盖第一刻蚀停止层，且第二介电层与第一刻蚀停止层之间具有刻蚀选择比；在第一刻蚀停止层的顶部形成贯穿第二介电层且露出第一刻蚀停止层顶面的通孔；在通孔中形成互连通孔结构，互连通孔结构电连接掺杂有导电离子的第一刻蚀停止层。利用第二介电层与掺杂有导电离子的第一刻蚀停止层之间的刻蚀选择比，降低被掺杂处理的第一刻蚀停止层受到损伤风险，提高半导体结构的性能。

技术研发人员：郭雯,张浩,于海龙,韩静利,段超
受保护的技术使用者：中芯国际集成电路制造（上海）有限公司
技术研发日：
技术公布日：2024/4/29