半导体结构的形成方法与流程

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构的形成方法。

背景技术：

1、随着半导体制造技术的飞速发展，半导体晶体管朝着更高的元件密度，以及更高集成度的方向发展，半导体工艺节点遵循摩尔定律的发展趋势不断减小。晶体管作为最基本的半导体晶体管目前正被广泛应用，因此随着半导体晶体管的元件密度和集成度的提高，为了适应工艺节点的减小，不得不断缩短晶体管的沟道长度。

2、为了更好的适应晶体管尺寸按比例缩小的要求，半导体工艺逐渐开始从平面晶体管向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(finfet)、全包围栅极(gate-all-around，gaa)晶体管等。其中，全包围栅极晶体管包括垂直全包围栅极晶体管和水平全包围栅极晶体管。全包围栅极晶体管中，栅极从四周包围沟道所在的区域，与平面晶体管相比，全包围栅极晶体管的栅极对沟道的控制能力更强，能够更好地抑制短沟道效应。

3、随着器件尺寸的进一步缩小，如何提高全包围栅极结构器件的性能，越来越具有难度和挑战。

技术实现思路

1、本发明实施例解决的问题是提供一种半导体结构的形成方法，有利于进一步提高半导体结构的性能。

2、为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：形成基底，基底包括衬底、以及凸立于衬底上的凸起部；形成位于凸起部上的沟道叠层结构，沟道叠层结构包括一个或多个堆叠的沟道叠层，每一个沟道叠层包括牺牲层以及位于牺牲层上的沟道层，牺牲层包括多层子牺牲层，且距离沟道层越近的子牺牲层的被刻蚀速率越快；形成横跨沟道叠层结构的栅极结构，栅极结构覆盖沟道叠层结构的顶部和侧壁；形成栅极结构之后，沿平行于基底且与栅极结构的延伸方向相垂直的方向上，横向刻蚀部分牺牲层，形成开口，开口由相邻沟道层与剩余的牺牲层围成，或者，开口由凸起部、与凸起部相邻的沟道层以及剩余的牺牲层围成。

3、与现有技术相比，本发明实施例的技术方案具有以下优点：

4、本发明实施例提供一种半导体结构的形成方法，形成位于凸起部上的沟道叠层结构，沟道叠层结构包括一个或多个堆叠的沟道叠层，每一个沟道叠层包括牺牲层以及位于牺牲层上的沟道层，牺牲层具有多层子牺牲层，且距离沟道层越近的子牺牲层的被刻蚀速率越快，在后续沿平行于基底且与栅极结构的延伸方向相垂直的方向上，采用相关刻蚀工艺横向刻蚀部分牺牲层的过程中，由于距离沟道层越近的子牺牲层的被刻蚀速率越快，也就意味着距离沟道层越近的子牺牲层被消耗掉的速度大于远离沟道层的子牺牲层被消耗掉的速度，相应的，也就降低了在开口露出的沟道层表面出现剩余牺牲层的足部效应缺陷(footing defect)的概率，由于后续在剩余牺牲层的位置处形成器件栅极结构(例如，金属栅极结构)，在栅极结构两侧的位置处形成源漏掺杂层，剩余牺牲层的足部效应缺陷的改善，相应降低了在后续半导体工艺制程中形成的金属栅极结构与源漏掺杂层发生漏电的风险，从而提高了半导体结构的性能。

技术特征：

1.一种半导体结构的形成方法，其特征在于，包括：

2.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述沟道叠层结构的步骤包括：形成覆盖所述基底的沟道材料叠层结构，所述沟道材料叠层结构包括一个或多个堆叠的沟道叠层；图形化所述沟道材料叠层结构，将所述沟道材料叠层结构图形化为所述沟道叠层结构。

3.如权利要求2所述的半导体结构的形成方法，其特征在于，图形化所述沟道材料叠层结构的工艺包括干法刻蚀工艺。

4.如权利要求2所述的半导体结构的形成方法，其特征在于，图形化所述沟道材料叠层结构之前，所述基底为平面基底；

5.如权利要求2所述的半导体结构的形成方法，其特征在于，在所述基底上形成所述沟道材料叠层结构的步骤包括：在所述基底上交替形成牺牲层以及覆盖所述牺牲层的沟道层。

6.如权利要求5所述的半导体结构的形成方法，其特征在于，形成所述牺牲层的步骤包括：通过多次沉积处理依次形成多层子牺牲层，多层子牺牲层构成牺牲层；

7.如权利要求6所述的半导体结构的形成方法，其特征在于，所述沉积处理的工艺包括外延工艺。

8.如权利要求6所述的半导体结构的形成方法，其特征在于，在所述外延工艺中，所述反应气体包括dcs和geh4中的组合或者sih4和geh4中的组合。

9.如权利要求1所述的半导体结构的形成方法，其特征在于，所述牺牲层的材料包括sige、sip和sic中的一种或多种。

10.如权利要求9所述的半导体结构的形成方法，其特征在于，所述牺牲层的材料为sige，越靠近所述沟道层，所述子牺牲层中ge的浓度越大。

11.如权利要求10所述的半导体结构的形成方法，其特征在于，最靠近所述沟道层的子牺牲层中ge的浓度范围为10％至90％，其余各个所述子牺牲层中ge的浓度范围为5％至60％。

12.如权利要求1所述的半导体结构的形成方法，其特征在于，各个所述子牺牲层与所述沟道层之间的刻蚀选择比大于5：1。

13.如权利要求1所述的半导体结构的形成方法，其特征在于，最靠近所述沟道层的所述子牺牲层的厚度小于其余各个所述子牺牲层的厚度。

14.如权利要求1所述的半导体结构的形成方法，其特征在于，最靠近所述沟道层的所述子牺牲层的厚度为0.5纳米至4纳米。

15.如权利要求1所述的半导体结构的形成方法，其特征在于，在同一所述牺牲层中，所述子牺牲层的层数大于等于3。

16.如权利要求15所述的半导体结构的形成方法，其特征在于，在同一所述牺牲层中，所述子牺牲层的层数为奇数，其中，多层所述子牺牲层中最中间的一层子牺牲层作为第一子牺牲层，所述第一子牺牲层以外的其他子牺牲层作为第二子牺牲层，沿所述衬底表面的法线方向，所述第一子牺牲层两侧的第二子牺牲层关于所述第一子牺牲层镜像对称。

17.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述开口的工艺包括湿法刻蚀工艺。

18.如权利要求17所述的半导体结构的形成方法，其特征在于，所述湿法刻蚀工艺采用的刻蚀溶液包括hf、h2o2和ch3cooh的混合溶液、或者nh4oh、h2o2和h2o的混合溶液。

19.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述栅极结构的步骤中，与所述栅极结构的延伸方向相垂直的方向上，所述沟道叠层结构向所述栅极结构两侧延伸，所述沟道叠层结构和栅极结构正交；

技术总结
一种半导体结构的形成方法，方法包括：形成基底，基底包括衬底、以及凸立于衬底上的凸起部；形成位于凸起部上的沟道叠层结构，沟道叠层结构包括一个或多个堆叠的沟道叠层，每一个沟道叠层包括牺牲层以及位于牺牲层上的沟道层，牺牲层包括多层子牺牲层，且距离沟道层越近的子牺牲层的被刻蚀速率越快；形成横跨沟道叠层结构的栅极结构，栅极结构覆盖沟道叠层结构的顶部和侧壁；沿平行于基底且与栅极结构的延伸方向相垂直的方向上，横向刻蚀部分牺牲层，形成开口，开口由相邻沟道层与剩余的牺牲层围成，或者，开口由凸起部、与凸起部相邻的沟道层以及剩余的牺牲层围成。降低了在开口露出的沟道层表面出现剩余牺牲层的足部效应缺陷的概率。

技术研发人员：张静
受保护的技术使用者：中芯国际集成电路制造（上海）有限公司
技术研发日：
技术公布日：2024/5/10