半导体封装结构的制造方法及半导体封装结构与流程

本发明涉及芯片封装，具体涉及一种半导体封装结构的制造方法及半导体封装结构。

背景技术：

1、现代便携式电子产品对微电子封装提出了更高的要求，随着其更轻、更薄、更小、高可靠性、低功耗的不断追求，微电子封装也朝着密度更高、尺寸更小的封装形式发展。微电子封装将从有封装、少封装向无封装方向发展。

2、传统的封装技术包括：晶圆片级芯片规模封装(wafer level chip scalepackaging，wlcsp)，扇出型晶圆级封装(fan-out wafer level package，fowlp)，倒装芯片(flip chip)，叠层封装(package on package，pop)等等。其中，传统的打线和倒装封装技术需要塑封工艺，预计会增加20～30％的封装尺寸，同时塑封料也会增大器件热阻，影响产品的散热，从而不仅增加了工艺成本，也限制了产品在特殊环境下应用。而晶圆片级芯片规模封装虽然通过植球(solder ball)的方式减小了封装尺寸，但同时也增加工艺流程的复杂度以及制造成本，并且因为封装对称性的要求，导致引脚输出(pin out)不够灵活，无法做到与传统qfn(quad flat no-leads package，方形扁平无引脚封装)或dfn(dualflatno-leadpackage,双边扁平无引脚封装)的直接替换(pin to pin)。

3、因此，有必要提供改进的技术方案以克服现有技术中存在的以上技术问题。

技术实现思路

1、为了解决上述技术问题，本发明提供了一种半导体封装结构的制造方法及半导体封装结构，通过使用绝缘层和重新布线层取代传统封装的塑封料和引线框架，可以有效地减小器件的封装尺寸，改善散热和制造成本。

2、根据本发明第一方面，提供了一种半导体封装结构的制造方法，包括：

3、在晶圆的上表面形成钝化层，并在所述钝化层上进行开窗，以露出所述晶圆中每个晶片表面的多个电极；

4、在所述钝化层的上表面形成交替堆叠的重新布线层和绝缘层，所述重新布线层位于所述晶圆的晶片区域内，并通过所述开窗与所述多个电极电连接；

5、在顶层的所述绝缘层上形成开口，以露出所述重新布线层的部分表面；

6、在所述开口内的所述重新布线层表面形成可焊层，以形成每个晶片的外漏引脚；

7、对所述晶圆进行切割划片，获得多个封装结构芯片。

8、可选地，对所述晶圆进行切割划片之前，还包括：对所述晶圆的下表面进行研磨处理。

9、可选地，交替堆叠的所述重新布线层和所述绝缘层包括一层重新布线层和一层绝缘层。

10、可选地，交替堆叠的所述重新布线层和所述绝缘层包括至少两层重新布线层和至少两层绝缘层；每层重新布线层均位于所述晶圆的晶片区域内，且相邻的两层重新布线层通过该两层重新布线层之间的绝缘层上的开口电连接。

11、可选地，在形成顶层的绝缘层之前，还包括：在与顶层的绝缘层相邻的所述重新布线层上形成凹槽。

12、可选地，形成可焊层包括：在所述开口内的所述重新布线层表面依次形成镀镍层和镀金层。

13、可选地，所述镀金层的上表面低于顶层的所述绝缘层的上表面，或者所述镀金层的上表面与顶层的所述绝缘层的上表面齐平。

14、可选地，所述可焊层的截面形状包括：圆形、椭圆形、矩形和方形中的至少一种。

15、根据本发明第二方面，提供了一种半导体封装结构，包括：

16、晶片；

17、钝化层，位于所述晶片的上表面，所述钝化层上具有开窗；

18、重新布线层和绝缘层，交替堆叠在所述钝化层的上表面，所述重新布线层通过所述开窗与所述晶片表面的多个电极电连接；

19、开口，形成于顶层的所述绝缘层上，用以露出所述重新布线层的部分表面；

20、可焊层，形成于所述开口内的所述重新布线层表面，所述可焊层用以作为所述半导体封装结构的外漏引脚。

21、可选地，所述重新布线层和所述绝缘层各具有一层。

22、可选地，所述重新布线层和所述绝缘层各具有至少两层，且相邻的两层重新布线层通过该两层重新布线层之间的绝缘层上的开口电连接。

23、可选地，与顶层的绝缘层相邻的所述重新布线层上形成有凹槽。

24、可选地，所述可焊层包括：形成于所述开口内的所述重新布线层表面的镀镍层和形成于所述镀镍层表面的镀金层。

25、可选地，所述镀金层的上表面低于顶层的所述绝缘层的上表面，或者所述镀金层的上表面与顶层的所述绝缘层的上表面齐平。

26、可选地，所述可焊层的截面形状包括：圆形、椭圆形、矩形和方形中的至少一种。

27、本发明的有益效果至少包括：

28、本发明实施例直接在未切割的晶圆表面生长绝缘层和重新布线层，并在外漏的重新布线层表面形成可焊层后才对晶圆进行切割，且切割后的晶片结构即为晶片对应的封装结构，可直接出货使用，由于整个封装过程中无需进行塑封工艺和植球工艺，使得每个晶片的封装尺寸基本为原晶片的尺寸，有效的减小了封装结构的封装尺寸，降低了热阻和工艺成本；同时采用可焊层直接作为外漏引脚，也使得封装结构的引脚输出更为灵活，有利于实现与当前传统的qfn/dfn封装的直接替换，适用场景更广。

29、应当说明的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本发明。

技术特征：

1.一种半导体封装结构的制造方法，其中，包括：

2.根据权利要求1所述的半导体封装结构的制造方法，其中，交替堆叠的所述重新布线层和所述绝缘层包括一层重新布线层和一层绝缘层。

3.根据权利要求1所述的半导体封装结构的制造方法，其中，交替堆叠的所述重新布线层和所述绝缘层包括至少两层重新布线层和至少两层绝缘层；

4.根据权利要求1所述的半导体封装结构的制造方法，其中，在形成顶层的绝缘层之前，还包括：

5.根据权利要求1所述的半导体封装结构的制造方法，其中，形成可焊层包括：在所述开口内的所述重新布线层表面依次形成镀镍层和镀金层。

6.根据权利要求5所述的半导体封装结构的制造方法，其中，所述镀金层的上表面低于顶层的所述绝缘层的上表面，或者所述镀金层的上表面与顶层的所述绝缘层的上表面齐平。

7.根据权利要求1-6中任一项所述的半导体封装结构的制造方法，其中，所述可焊层的截面形状包括：圆形、椭圆形、矩形和方形中的至少一种。

8.一种半导体封装结构，其中，包括：

9.根据权利要求8所述的半导体封装结构，其中，所述重新布线层和所述绝缘层各具有一层。

10.根据权利要求8所述的半导体封装结构，其中，所述重新布线层和所述绝缘层各具有至少两层，且相邻的两层重新布线层通过该两层重新布线层之间的绝缘层上的开口电连接。

11.根据权利要求8所述的半导体封装结构，其中，与顶层的绝缘层相邻的所述重新布线层上形成有凹槽。

12.根据权利要求8所述的半导体封装结构，其中，所述可焊层包括：形成于所述开口内的所述重新布线层表面的镀镍层和形成于所述镀镍层表面的镀金层。

13.根据权利要求12所述的半导体封装结构，其中，所述镀金层的上表面低于顶层的所述绝缘层的上表面，或者所述镀金层的上表面与顶层的所述绝缘层的上表面齐平。

14.根据权利要求8-13中任一项所述的半导体封装结构，其中，所述可焊层的截面形状包括：圆形、椭圆形、矩形和方形中的至少一种。

技术总结
本发明涉及芯片封装技术领域，提供了一种半导体封装结构的制造方法及半导体封装结构，该方法包括：在晶圆的上表面形成钝化层，并在钝化层上进行开窗，以露出晶圆中每个晶片表面的多个电极；在钝化层的上表面形成交替堆叠的重新布线层和绝缘层，重新布线层位于晶圆的晶片区域内，并通过开窗与多个电极电连接；在顶层的绝缘层上形成开口，以露出重新布线层的部分表面；在开口内的重新布线层表面形成可焊层，以形成每个晶片的外漏引脚；对晶圆进行切割划片，获得多个封装结构芯片。通过使用绝缘层和重新布线层取代传统封装的塑封料和引线框架，可以有效地减小器件的封装尺寸，改善散热和制造成本。

技术研发人员：许飞
受保护的技术使用者：杰华特微电子股份有限公司
技术研发日：
技术公布日：2024/1/11