半导体器件的制作方法

本发明涉及半导体器件，尤其涉及包括多桥沟道场效应晶体管(mbcfettm)的半导体器件。

背景技术：

1、作为用于增加半导体器件的密度的微缩技术，已经提出了其中在衬底上形成鳍型或纳米线型多沟道有源图案(或硅体)并且在多沟道有源图案的表面上形成栅极的多栅极晶体管。

2、因为多栅晶体管使用三维(3d)沟道，所以可以促进微缩。另外，可以在不增加多栅极晶体管的栅极长度的情况下改善电流控制能力。另外，可以有效地抑制短沟道效应(sce)，即，可以有效地抑制沟道区的电位受漏极电压影响的现象。

技术实现思路

1、本公开的各方面提供了能够改善性能和可靠性的半导体器件。

2、然而，本公开的各方面不限于本文阐述的那些方面。通过参考以下给出的本公开的详细描述，本公开的以上和其他方面对于本公开所属领域的普通技术人员将变得更加明显。

3、根据本公开的一方面，提供了一种半导体器件，所述半导体器件包括：第一有源图案，所述第一有源图案位于衬底上，并且包括在第一方向上延伸的第一下部图案和位于所述第一下部图案上的第一片图案；第二有源图案，所述第二有源图案位于所述衬底上，并且包括在第二方向上与所述第一下部图案间隔开的第二下部图案和位于所述第二下部图案上的第二片图案，其中，所述第一下部图案和所述第二下部图案通过鳍沟槽间隔开；场绝缘膜，所述场绝缘膜设置在所述第一下部图案与所述第二下部图案之间，并且与所述第一下部图案和所述第二下部图案接触；第一栅极结构，所述第一栅极结构位于所述衬底上，并且与所述第一有源图案相交；第二栅极结构，所述第二栅极结构位于所述衬底上，并且与所述第二有源图案相交；以及栅极分隔图案，所述栅极分隔图案设置在所述场绝缘膜上，并且与所述第一栅极结构和所述第二栅极结构接触，其中，所述第一栅极结构包括设置在所述第一有源图案与所述栅极分隔图案之间的第一端子区域，所述第二栅极结构包括设置在所述第二有源图案与所述栅极分隔图案之间的第二端子区域，所述栅极分隔图案与所述第一片图案之间的距离小于所述栅极分隔图案与所述第二片图案之间的距离，并且从所述鳍沟槽的底表面所在的垂直高度到所述第一端子区域的最下部的第一高度大于从所述鳍沟槽的底表面所在的所述垂直高度到所述第二端子区域的最下部的第二高度。

4、根据本公开的另一方面，提供了一种半导体器件，所述半导体器件包括：第一有源图案，所述第一有源图案位于衬底上，并且包括在第一方向上延伸的第一下部图案和位于所述第一下部图案上的第一片图案；第二有源图案，所述第二有源图案位于所述衬底上，并且包括在第二方向上与所述第一下部图案间隔开的第二下部图案和位于所述第二下部图案上的第二片图案；场绝缘膜，所述场绝缘膜设置在所述第一下部图案与所述第二下部图案之间，并且与所述第一下部图案和所述第二下部图案接触；第一栅极结构，所述第一栅极结构位于所述衬底上，并且与所述第一有源图案相交；第二栅极结构，所述第二栅极结构位于所述衬底上，并且与所述第二有源图案相交；栅极分隔图案，所述栅极分隔图案设置在所述场绝缘膜上，并且包括面向所述第一片图案的第一侧壁和面向所述第二片图案的第二侧壁；以及第一分隔侧壁图案，所述第一分隔侧壁图案设置在所述栅极分隔图案的所述第一侧壁的一部分上，其中，所述第一分隔侧壁图案的上表面低于所述第一片图案的上表面。

5、根据本公开的又一方面，提供了一种半导体器件，所述半导体器件包括：第一有源图案，所述第一有源图案位于衬底上，并且包括在第一方向上延伸的第一下部图案和位于所述第一下部图案上的第一片图案；第二有源图案，所述第二有源图案位于所述衬底上，并且包括在第二方向上与所述第一下部图案间隔开的第二下部图案和位于所述第二下部图案上的第二片图案；场绝缘膜，所述场绝缘膜设置在所述第一下部图案与所述第二下部图案之间，并且与所述第一下部图案和所述第二下部图案接触；第一栅极结构，所述第一栅极结构位于所述衬底上，与所述第一有源图案相交，并且包括第一栅极绝缘膜和第一栅电极；第二栅极结构，所述第二栅极结构位于所述衬底上，与所述第二有源图案相交，并且包括第二栅极绝缘膜和第二栅电极；以及栅极分隔结构，所述栅极分隔结构设置在所述场绝缘膜上，并且与所述第一片图案和所述第二片图案接触，其中，所述栅极分隔结构包括设置为低于所述第一片图案的上表面的下部和设置为高于所述第一片图案的上表面的上部，所述第一栅极结构和所述第二栅极结构与所述栅极分隔结构的所述上部的侧壁接触，所述第一栅极绝缘膜和所述第二栅极绝缘膜沿着所述栅极分隔结构的所述上部的所述侧壁延伸，并且所述栅极分隔结构的所述上部与所述第一片图案之间的在所述第二方向上的距离小于所述栅极分隔结构的所述上部与所述第二片图案之间的在所述第二方向上的距离。

6、应当注意，本公开的效果不限于上面描述的那些，并且根据以下描述，本公开的其他效果将是明显的。

技术特征：

1.一种半导体器件，所述半导体器件包括：

2.根据权利要求1所述的半导体器件，其中，所述第一高度大于第三高度，

3.根据权利要求2所述的半导体器件，其中，所述第二高度大于所述第三高度。

4.根据权利要求1所述的半导体器件，所述半导体器件还包括：

5.根据权利要求4所述的半导体器件，所述半导体器件还包括：

6.根据权利要求5所述的半导体器件，其中，

7.根据权利要求4所述的半导体器件，其中，所述第一分隔侧壁图案与所述第一片图案接触。

8.根据权利要求4所述的半导体器件，其中，所述第一分隔侧壁图案的所述上表面低于所述第一片图案的上表面。

9.根据权利要求1所述的半导体器件，其中，

10.根据权利要求1所述的半导体器件，其中，

11.根据权利要求1所述的半导体器件，其中，

12.根据权利要求1所述的半导体器件，所述半导体器件还包括：

13.一种半导体器件，所述半导体器件包括：

14.根据权利要求13所述的半导体器件，其中，所述栅极分隔图案与所述第一片图案之间的第一距离小于所述栅极分隔图案与所述第二片图案之间的第二距离。

15.根据权利要求13所述的半导体器件，其中，所述第一栅极结构覆盖所述第一分隔侧壁图案的上表面，并且与所述栅极分隔图案的所述第一侧壁接触。

16.根据权利要求13所述的半导体器件，其中，所述第二栅极结构包括围绕所述第二片图案的栅极绝缘膜和位于所述栅极绝缘膜上的栅电极。

17.根据权利要求13所述的半导体器件，所述半导体器件还包括：

18.根据权利要求17所述的半导体器件，其中，所述第一分隔侧壁图案在所述第二方向上的厚度与所述第二分隔侧壁图案在所述第二方向上的厚度不同。

19.一种半导体器件，所述半导体器件包括：

20.根据权利要求19所述的半导体器件，其中，

技术总结
提供了能够改善器件的性能和可靠性的半导体器件。所述半导体器件包括：位于衬底上的第一有源图案，所述第一有源图案包括在第一方向上延伸的第一下部图案和位于该第一下部图案上的第一片图案；位于所述衬底上的第二有源图案，所述第二有源图案包括在第二方向上与所述第一下部图案间隔开的第二下部图案和位于所述第二下部图案上的第二片图案，其中，所述第一下部图案和所述第二下部图案通过鳍沟槽间隔开。

技术研发人员：刘庭均,成石铉,朴赞教,吴昇澈
受保护的技术使用者：三星电子株式会社
技术研发日：
技术公布日：2024/1/13