一种芯片的扇出型封装方法及芯片封装件与流程

本申请涉及芯片封装，特别是一种芯片的扇出型封装方法及芯片封装件。

背景技术：

1、芯片的扇出型封装工艺是指通过焊点植球工艺在芯片表面植锡球，并通过倒装焊技术将芯片与重布线层(re-distribution layer，rdl)载板连接，最后在芯片和重布线层载板之间填充封装胶。扇出型封装工艺可以有效扩大芯片的封装面积，实现高密度集成电路芯片与电路板之间的连接。

2、但是，目前的扇出型封装工艺存在以下问题：焊点植球工艺难度较大，焊点品质难以控制；芯片与重布线层载板之间的填充材料容易出现空洞；植球工艺和重布线层载板成本较高；封装产品的散热性能较差。

技术实现思路

1、鉴于所述问题，提出了本申请以便提供克服所述问题或者至少部分地解决所述问题的一种芯片的扇出型封装方法及芯片封装件，包括：

2、一种芯片的扇出型封装方法，用于对芯片进行封装，所述芯片包括由内至外依次设置的至少两圈电极；包括：

3、将所述芯片放置在第一载板的表面；其中，所述电极朝上；

4、按照由外圈至内圈的顺序，依次通过增材制造方式分别使对应圈的所述电极沿径向向外延伸和使全部所述电极的端部沿通孔向上延伸；

5、将所述芯片翻转至第二载板的表面，并对所述芯片灌胶封装，得到芯片封装件。

6、优选的，所述按照由外圈至内圈的顺序，依次通过增材制造方式分别使对应圈的所述电极沿径向向外延伸和使全部所述电极的端部沿通孔向上延伸的步骤包括：

7、在所述芯片的周侧铺设第一封装胶层；

8、按照由外圈至内圈的顺序，依次进行如下操作：

9、通过增材制造方式使对应圈的所述电极沿径向向外延伸；

10、在所述芯片的顶部铺设第二封装胶层；其中，所述第二封装胶层的内部设有与全部所述电极的端部一一对应连接的纵向延伸的通孔；

11、通过增材制造方式使全部所述电极的端部沿所述通孔延伸至所述第二封装胶层顶部。

12、优选的，所述在所述芯片的周侧铺设第一封装胶层的步骤，包括：

13、灌封装胶至不高于所述电极顶部的高度；

14、对所述封装胶进行烘干处理，形成所述第一封装胶层。

15、优选的，所述通过增材制造方式使对应圈的所述电极沿径向向外延伸的步骤，包括：

16、通过增材制造方式在所述第一封装胶层或所述第二封装胶层的表面制备导电端点；其中，所述导电端点与对应圈的所述电极一一对应；所述导电端点与所述电极所在圈的中心点的距离大于对应于所述导电端点的所述电极与所述中心点的距离；

17、通过增材制造方式在所述第一封装胶层或所述第二封装胶层的表面制备导电通路；其中，所述导电通路与对应圈的所述电极一一对应；所述导电通路的端部分别连接对应于所述导电通路的所述电极和对应于所述电极的所述导电端点。

18、优选的，所述通过增材制造方式在所述第一封装胶层或所述第二封装胶层的表面制备导电端点的步骤，包括：

19、在所述第一封装胶层或所述第二封装胶层的表面涂覆感光材料，并进行曝光和显影，使所述第一封装胶层或所述第二封装胶层表面的第一目标区域露出；其中，所述第一目标区域与对应圈的所述电极一一对应；所述第一目标区域与所述电极所在圈的中心点的距离大于对应于所述第一目标区域的所述电极与所述中心点的距离；

20、通过增材制造方式在所述第一目标区域的表面制备所述导电端点；

21、将所述感光材料去除。

22、优选的，所述通过增材制造方式在所述第一封装胶层或所述第二封装胶层的表面制备导电通路的步骤，包括：

23、在所述第一封装胶层或所述第二封装胶层的表面涂覆感光材料，并进行曝光和显影，使所述第一封装胶层或所述第二封装胶层表面的第二目标区域露出；其中，所述第二目标区域与对应圈的所述电极一一对应；所述第二目标区域的端部分别连接对应于所述第二目标区域的所述电极和对应于所述电极的所述导电端点；

24、通过增材制造方式在所述第二目标区域的表面制备所述导电通路；

25、将所述感光材料去除。

26、优选的，所述在所述芯片的顶部铺设第二封装胶层的步骤，包括：

27、灌封装胶至高于所述电极顶部的高度；

28、对所述封装胶进行烘干处理，形成初始封装胶层；

29、将所述初始封装胶层的目标部位蚀刻去除，形成所述第二封装胶层；其中，所述目标部位为与全部所述电极的端部一一对应连接的纵向延伸的柱状结构。

30、优选的，所述对所述芯片灌胶封装的步骤，包括：

31、在所述芯片的顶部铺设第三封装胶层。

32、优选的，所述增材制造方式包括化学气相沉积、物理气相沉积、原子层沉积、溅射、蒸发、电镀和化学镀中的一种或几种。

33、一种根据上述任一项所述的扇出型封装方法制备得到的芯片封装件，包括：所述芯片和封装胶层；所述封装胶层包裹在所述芯片的外部；所述电极分别延伸至所述封装胶层的表面。

34、本申请具有以下优点：

35、在本申请的实施例中，相对于现有扇出型封装工艺焊点品质难以控制、封装成本较高和封装产品散热性能较差的问题，本申请提供了采用增材制造方式对芯片电极进行扇出处理的解决方案，具体为：“将所述芯片放置在第一载板的表面；其中，所述电极朝上；按照由外圈至内圈的顺序，依次通过增材制造方式分别使对应圈的所述电极沿径向向外延伸和使全部所述电极的端部沿通孔向上延伸；将所述芯片翻转至第二载板的表面，并对所述芯片灌胶封装，得到芯片封装件”。通过直接在芯片电极上生长扇出线路，避免了传统焊接工艺造成焊点品质难以控制的问题，提高了产品的可靠性，并且免除了重布线层载板，适合批量生产，大幅降低了封装成本，同时提高了产品的散热性能。

技术特征：

1.一种芯片的扇出型封装方法，用于对芯片进行封装，所述芯片包括由内至外依次设置的至少两圈电极；其特征在于，包括：

2.根据权利要求1所述的扇出型封装方法，其特征在于，所述按照由外圈至内圈的顺序，依次通过增材制造方式分别使对应圈的所述电极沿径向向外延伸和使全部所述电极的端部沿通孔向上延伸的步骤包括：

3.根据权利要求2所述的扇出型封装方法，其特征在于，所述在所述芯片的周侧铺设第一封装胶层的步骤，包括：

4.根据权利要求2所述的扇出型封装方法，其特征在于，所述通过增材制造方式使对应圈的所述电极沿径向向外延伸的步骤，包括：

5.根据权利要求4所述的扇出型封装方法，其特征在于，所述通过增材制造方式在所述第一封装胶层或所述第二封装胶层的表面制备导电端点的步骤，包括：

6.根据权利要求4所述的扇出型封装方法，其特征在于，所述通过增材制造方式在所述第一封装胶层或所述第二封装胶层的表面制备导电通路的步骤，包括：

7.根据权利要求1所述的扇出型封装方法，其特征在于，所述在所述芯片的顶部铺设第二封装胶层的步骤，包括：

8.根据权利要求1所述的扇出型封装方法，其特征在于，所述对所述芯片灌胶封装的步骤，包括：

9.根据权利要求1所述的芯片封装方法，其特征在于，所述增材制造方式包括化学气相沉积、物理气相沉积、原子层沉积、溅射、蒸发、电镀和化学镀中的一种或几种。

10.一种根据权利要求1-9任一项所述的扇出型封装方法制备得到的芯片封装件，其特征在于，包括：所述芯片和封装胶层；所述封装胶层包裹在所述芯片的外部；所述电极分别延伸至所述封装胶层的表面。

技术总结
本申请提供了一种芯片的扇出型封装方法及芯片封装件。所述扇出型封装方法用于对包括由内至外依次设置的至少两圈电极的芯片进行封装，包括：将所述芯片放置在第一载板的表面；其中，所述电极朝上；按照由外圈至内圈的顺序，依次通过增材制造方式分别使对应圈的所述电极沿径向向外延伸和使全部所述电极的端部沿通孔向上延伸；将所述芯片翻转至第二载板的表面，并对所述芯片灌胶封装，得到芯片封装件。本申请通过直接在芯片电极上生长扇出线路，避免了传统焊接工艺造成焊点品质难以控制的问题，提高了产品的可靠性，并且免除了重布线层载板，适合批量生产，大幅降低了封装成本，同时提高了产品的散热性能。

技术研发人员：祁山,申广,何懿德
受保护的技术使用者：深圳瑞沃微半导体科技有限公司
技术研发日：
技术公布日：2024/1/13