半导体装置的制作方法

本公开涉及一种半导体装置及用于制造该半导体装置的方法，更具体地，涉及一种包括多桥沟道场效应晶体管(mbcfettm)的半导体装置及用于制造该半导体装置的方法。

背景技术：

1、作为用于增大半导体装置的密度的缩放技术，已经提出了多栅极晶体管。在多栅极晶体管中，具有鳍形状或纳米线形状的多沟道有源图案(或硅主体)可以形成在基底上，并且栅极可以形成在多沟道有源图案的表面上。

2、这样的多栅极晶体管可以具有三维沟道，并且因此可以较容易地执行缩放。另外，可以在不增大多栅极晶体管的栅极长度的情况下改善电流控制能力。另外，可以有效地抑制短沟道效应(sce)(在短沟道效应中，沟道区的电位受到漏极电压的影响)。

技术实现思路

1、本公开的各方面提供了一种能够改善元件的性能和可靠性的半导体装置。

2、本公开的各方面还提供了一种用于制造能够改善元件的性能和可靠性的半导体装置的方法。

3、然而，本公开的方面不限于这里阐述的方面。通过参照下面给出的本公开的详细描述，本公开的以上和其它方面对于本公开所属领域的普通技术人员将变得更加明显。

4、根据本公开的一方面，半导体装置包括：有源图案，包括在第一方向上延伸的下图案和在第二方向上与下图案间隔开的多个片图案；栅极结构，位于下图案上并且包括栅极绝缘层、栅电极和栅极间隔件，栅电极在与第一方向垂直的第三方向上延伸；源极/漏极图案，位于下图案上并且与片图案和栅极绝缘层接触；以及第一蚀刻阻挡图案，位于栅极间隔件与源极/漏极图案之间，其中，栅极间隔件包括内侧壁和连接侧壁，内侧壁面对栅电极并在第三方向上延伸，连接侧壁在第一方向上从栅极间隔件的内侧壁延伸，源极/漏极图案包括半导体衬垫层和位于半导体衬垫层上的半导体填充层，半导体衬垫层与片图案接触，并且包括从栅极间隔件的连接侧壁延伸的刻面表面，并且第一蚀刻阻挡图案与半导体衬垫层的刻面表面和栅极间隔件的连接侧壁接触。

5、根据本公开的另一方面，半导体装置包括：有源图案，包括在第一方向上延伸的下图案和在第二方向上与下图案间隔开的多个片图案；栅极结构，位于下图案上并且包括栅极绝缘层、栅电极和栅极间隔件，栅电极在与第一方向垂直的第三方向上延伸；以及源极/漏极图案，位于下图案上并且与片图案和栅极绝缘层接触，其中，源极/漏极图案包括半导体衬垫层以及位于半导体衬垫层上且与半导体衬垫层接触的半导体填充层，半导体衬垫层与片图案接触，并且包括从栅极间隔件延伸的刻面表面，并且在片图案中的一个片图案的水平处的平面图中，半导体衬垫层在第三方向上的最大宽度大于半导体衬垫层与半导体填充层之间的界面在第三方向上的第二宽度。

6、根据本公开的又一方面，半导体装置包括：第一有源图案，包括在第一方向上延伸的第一下图案和在第二方向上与第一下图案间隔开的多个第一片图案；第一栅极结构，位于第一下图案上，并且包括第一栅极绝缘层、第一栅电极和第一栅极间隔件，第一栅电极在与第一方向垂直的第三方向上延伸；第二有源图案，包括在第一方向上延伸的第二下图案和在第二方向上与第二下图案间隔开的多个第二片图案，第二下图案的上表面在第三方向上的宽度小于第一下图案的上表面在第三方向上的宽度；第二栅极结构，位于第二下图案上，并且包括第二栅极绝缘层、第二栅电极和第二栅极间隔件，第二栅电极在第三方向上延伸；第一源极/漏极图案，位于第一下图案上并且与第一片图案和第一栅极绝缘层接触；第二源极/漏极图案，位于第二下图案上并且与第二片图案和第二栅极绝缘层接触；以及第一蚀刻阻挡图案，位于第一栅极间隔件与第一源极/漏极图案之间，其中，第一栅极间隔件包括内侧壁和连接侧壁，内侧壁面对第一栅电极并且在第三方向上延伸，连接侧壁在第一方向上从第一栅极间隔件的内侧壁延伸，第一源极/漏极图案包括半导体衬垫层和位于半导体衬垫层上的半导体填充层，半导体衬垫层与第一片图案接触，并且包括从第一栅极间隔件的连接侧壁延伸的刻面表面，并且第一蚀刻阻挡图案与半导体衬垫层的刻面表面和第一栅极间隔件的连接侧壁接触。

技术特征：

1.一种半导体装置，所述半导体装置包括：

2.根据权利要求1所述的半导体装置，其中，第一蚀刻阻挡图案在第三方向上的宽度随着在第一方向上远离栅电极而增大。

3.根据权利要求1所述的半导体装置，其中，第一蚀刻阻挡图案包括绝缘材料。

4.根据权利要求1所述的半导体装置，其中，第一蚀刻阻挡图案包括沿着半导体衬垫层的刻面表面和栅极间隔件的连接侧壁延伸的阻挡衬垫以及位于阻挡衬垫上的阻挡填充层。

5.根据权利要求1所述的半导体装置，其中，栅极结构包括位于下图案与片图案之间以及彼此相邻的片图案之间的内栅极结构，内栅极结构包括栅电极和栅极绝缘层，并且

6.根据权利要求1所述的半导体装置，其中，第一蚀刻阻挡图案包括第一表面、第二表面和连接表面，第一表面面对半导体衬垫层的刻面表面，第二表面面对栅极间隔件的连接侧壁，连接表面从第一表面延伸到第二表面，并且

7.根据权利要求1所述的半导体装置，其中，源极/漏极图案包括位于第一蚀刻阻挡图案与半导体填充层之间的气隙。

8.根据权利要求1所述的半导体装置，所述半导体装置还包括：

9.根据权利要求8所述的半导体装置，其中，源极/漏极图案包括位于第二蚀刻阻挡图案与半导体填充层之间的气隙。

10.根据权利要求8所述的半导体装置，其中，第二蚀刻阻挡图案包括与半导体衬垫层接触的第一表面和第二表面以及从第一表面延伸到第二表面的连接表面，并且

11.根据权利要求1所述的半导体装置，其中，半导体衬垫层和半导体填充层中的每个包括硅锗。

12.一种半导体装置，所述半导体装置包括：

13.根据权利要求12所述的半导体装置，其中，在平面图中，半导体填充层与半导体衬垫层的刻面表面的一部分接触。

14.根据权利要求12所述的半导体装置，所述半导体装置还包括：

15.根据权利要求14所述的半导体装置，其中，在平面图中，蚀刻阻挡图案包括在半导体衬垫层的刻面表面与栅极间隔件的连接侧壁之间延伸的第三表面，并且第三表面是凹形的。

16.一种半导体装置，所述半导体装置包括：

17.根据权利要求16所述的半导体装置，其中，第二栅极间隔件和第二源极/漏极图案之间没有蚀刻阻挡图案。

18.根据权利要求16所述的半导体装置，所述半导体装置还包括：

19.根据权利要求16所述的半导体装置，其中，第一蚀刻阻挡图案包括沿着半导体衬垫层的刻面表面和第一栅极间隔件的连接侧壁延伸的阻挡衬垫以及位于阻挡衬垫上的阻挡填充层。

20.根据权利要求16所述的半导体装置，所述半导体装置还包括：

技术总结
提供了一种半导体装置。所述半导体装置包括：有源图案，包括沿第一方向延伸的下图案和在第二方向上与下图案间隔开的多个片图案；栅极结构，在下图案上且包括栅极绝缘层、栅极间隔件和沿与第一方向垂直的第三方向延伸的栅电极；源极/漏极图案，在下图案上且与每个片图案和栅极绝缘层接触；以及第一蚀刻阻挡图案，在栅极间隔件与源极/漏极图案之间。栅极间隔件包括面对栅电极并沿第三方向延伸的内侧壁和沿第一方向从栅极间隔件的内侧壁延伸的连接侧壁。源极/漏极图案包括在半导体衬垫层上的半导体填充层，半导体衬垫层与片图案接触且包括从栅极间隔件的连接侧壁延伸的刻面表面。第一蚀刻阻挡图案与半导体衬垫层的刻面表面和连接侧壁接触。

技术研发人员：申东石,刘贤琯,金锡勳,朴判贵,金容丞,金正泽
受保护的技术使用者：三星电子株式会社
技术研发日：
技术公布日：2024/1/13