本申请属于芯片封装,具体涉及一种封装结构及封装方法。
背景技术:
1、在芯片封装领域,封装技术(hdcl,high density chip interconnect)的工艺结构灵活多变,能够适应复杂的产品需求。但hdcl的流程一般是在玻璃上进行,全流程受各种机台限制,需要进行三次压合成型,导致翘曲难以控制,势必也拉长了制程的周期,影响整体良率。同时由于在玻璃上作业,对剥离层的良率要求极高。
技术实现思路
1、本申请旨在至少解决现有技术中存在的技术问题之一,提供一种封装结构及封装方法。
2、根据本申请实施例的第一方面,提供一种封装方法,包括:
3、提供载板,所述载板为单晶硅片;
4、在所述载板上形成导电柱;
5、在所述载板上设置桥接芯片,所述桥接芯片的功能面背向所述载板;
6、形成第一塑封层,所述第一塑封层包覆所述导电柱及所述桥接芯片,并且,所述导电柱及所述桥接芯片的功能面从所述第一塑封层的背离所述载板的一侧露出;
7、在所述第一塑封层的背离所述载板的一侧形成转接层;
8、在所述转接层的背离所述载板的一侧设置多个芯片,至少部分相邻的所述芯片通过所述转接层及所述桥接芯片互连,并且,至少部分所述芯片通过所述转接层与所述导电柱电性连接;
9、形成第二塑封层,所述第二塑封层包覆所述芯片、所述转接层、所述第一塑封层及所述载板;
10、去除所述载板及所述第二塑封层的位于所述载板的侧面的部分,以露出所述导电柱;
11、在所述第一塑封层的面向所述载板的一侧形成多个焊球,至少部分焊球与所述导电柱电性连接。
12、可选地,所述在所述载板上形成多个导电柱,包括:
13、在所述载板上形成介质层;
14、图形化所述介质层,以形成深孔;
15、在所述深孔内沉积或者电镀形成导电柱。
16、可选地,所述形成第一塑封层,包括:
17、在所述载板、所述导电柱及所述桥接芯片上形成第一塑封层;
18、对所述第一塑封层的背离所述载板的一侧进行减薄,以露出所述导电柱及所述桥接芯片的功能面。
19、可选地,在所述转接层的背离所述载板的一侧设置多个芯片之后,所述方法还包括:在所述芯片及所述转接层之间填充底填胶。
20、可选地,采用压合成型工艺形成所述第一塑封层和所述第二塑封层。
21、可选地,采用研磨工艺去除所述载板及所述第二塑封层的位于所述载板的侧面的部分。
22、可选地,在形成第二塑封层之前,所述方法还包括:将所述转接层、所述第一塑封层和所述载板的侧面研磨至齐平。
23、可选地,在形成第二塑封层之后,所述方法还包括:在所述第二塑封层的背向所述载板的一侧形成散热层。
24、可选地,在所述第二塑封层的背向所述载板的一侧形成散热层之前,所述方法还包括:
25、对所述第二塑封层的背向所述载板的一侧进行减薄,以露出所述芯片的非功能面。
26、根据本申请实施例的第二方面,提供一种封装结构,所述封装结构由前文所述的封装方法制备得到。
27、本申请的上述技术方案具有如下有益的技术效果:
28、本申请实施例的封装方法,使用单晶硅片作为芯片的封装工艺载体,在封装过程中,单晶硅片可以承载全工艺,相对于采用双次晶圆塑封取代玻璃晶圆载体的工艺,可以减少塑封次数,大大降低芯片的制程,同时,还可以避免因玻璃晶圆透明而导致的机台识别的风险。并且,在封装过程中,单晶硅片上可以直接形成导电柱或者进行封装,这会节省制作钝化层、种子层和释放层以及后续工艺中解键合的时间和物料投入,从而能够节省成本,提高封装效率。
1.一种封装方法,其特征在于,包括:
2.根据权利要求1所述的方法,其特征在于,所述在所述载板上形成多个导电柱,包括:
3.根据权利要求1所述的方法,其特征在于,所述形成第一塑封层,包括:
4.根据权利要求1所述的方法,其特征在于,在所述转接层的背离所述载板的一侧设置多个芯片之后,所述方法还包括:在所述芯片及所述转接层之间填充底填胶。
5.根据权利要求1所述的方法,其特征在于,采用压合成型工艺形成所述第一塑封层和所述第二塑封层。
6.根据权利要求1所述的方法,其特征在于,采用研磨工艺去除所述载板及所述第二塑封层的位于所述载板的侧面的部分。
7.根据权利要求1所述的方法,其特征在于,在形成第二塑封层之前,所述方法还包括:将所述转接层、所述第一塑封层和所述载板的侧面研磨至齐平。
8.根据权利要求1所述的方法,其特征在于,在形成第二塑封层之后,所述方法还包括:在所述第二塑封层的背向所述载板的一侧形成散热层。
9.根据权利要求8所述的方法,其特征在于,在所述第二塑封层的背向所述载板的一侧形成散热层之前,所述方法还包括:
10.一种封装结构,其特征在于,所述封装结构由权利要求1至9任一项所述的封装方法制备得到。