一种低寄生电感的DFN多线产品薄形封装的制作方法

本技术属于芯片封装领域，尤其是涉及一种低寄生电感的dfn多线产品薄形封装。

背景技术：

1、在芯片产品封装过程中，如果排线过于密集，在器件的引线和电极上的电感相互影响较大，导致寄生电感较为强烈，对器件的性能造成影响，现有技术中，为了降低寄生电感，会将产品内部部分引线的弧度增大，从而增加引线之间的间距，但是如此一来，导致的产品的厚度较大，不利于产品薄形封装。

技术实现思路

1、有鉴于此，本实用新型旨在提出一种低寄生电感的dfn多线产品薄形封装，压缩产品厚度，降低产品的寄生电感。

2、为达到上述目的，本实用新型的技术方案是这样实现的：

3、一种低寄生电感的dfn多线产品薄形封装，包括

4、框架本体，其包括多个管脚，且管脚矩阵排列；

5、芯片本体，其置于其中一个管脚上，且芯片本体上的电极通过引线与其他管脚电连接；

6、所述芯片本体的边线与管脚的边线之间设有夹角，使得芯片本体每个电极与所要连接的管脚之间能通过一条直线连接，且每条直线互不相交；

7、连接电极和管脚之间的引线呈弧形，且框架表面与弧顶之间的间距在230um到260um之间。

8、进一步的，每个管脚包括切断部以及连接部，连接部的宽度大于切断部的宽度，且用于固定芯片本体的管脚的连接部靠近框架中心的一侧设有延展条。

9、进一步的，所述芯片本体边线与管脚边线之间的夹角在9°-11°之间。

10、进一步的，所述芯片本体通过胶水固定在框架边角处的一个管脚上。

11、进一步的，当芯片本体固定在管脚上后，胶水的爬高高度是芯片本体厚度的1/2-2/3范围内。

12、进一步的，芯片本体电极上的焊球直径在45um-55um之间。

13、进一步的，所述管脚的连接部上设有引线焊接区，且越靠近固定芯片本体的管脚的引线焊接区的位置距离切断部越近。

14、进一步的，所述引线焊接区为0.01mm2的方形区域。

15、相对于现有技术，本实用新型所述的一种低寄生电感的dfn多线产品薄形封装具有以下优势：

16、本实用新型采用将框架上的芯片转动一定角度的方式，避免芯片上的电极与所要连接的管脚之间的连线相互交叉，降低了最上层的焊线的弧度，降低使用的焊线长度，降低了产品的厚度，同时通过弧形的焊线使得焊线能在连接的过程中跨过中间管脚，增加了焊线之间的间距，从而在降低了产品内部的寄生电感；

17、采用在固定芯片本体的管脚靠近框架的中心的一侧固定延展条的方式，防止旋转了一定角度的芯片本体与框架之间连接不牢靠，同时使得芯片更靠近框架中心，缩短焊线长度。

技术特征：

1.一种低寄生电感的dfn多线产品薄形封装，其特征在于：包括

2.根据权利要求1所述的一种低寄生电感的dfn多线产品薄形封装，其特征在于：每个管脚包括切断部以及连接部，连接部的宽度大于切断部的宽度，且用于固定芯片本体的管脚的连接部靠近框架中心的一侧设有延展条。

3.根据权利要求1所述的一种低寄生电感的dfn多线产品薄形封装，其特征在于：所述芯片本体边线与管脚边线之间的夹角在9°-11°之间。

4.根据权利要求1所述的一种低寄生电感的dfn多线产品薄形封装，其特征在于：所述芯片本体通过胶水固定在框架边角处的一个管脚上。

5.根据权利要求4所述的一种低寄生电感的dfn多线产品薄形封装，其特征在于：当芯片本体固定在管脚上后，胶水的爬高高度是芯片本体厚度的1/2-2/3范围内。

6.根据权利要求1所述的一种低寄生电感的dfn多线产品薄形封装，其特征在于：芯片本体电极上的焊球直径在45um-55um之间。

7.根据权利要求1所述的一种低寄生电感的dfn多线产品薄形封装，其特征在于：所述管脚的连接部上设有引线焊接区，且越靠近固定芯片本体的管脚的引线焊接区的位置距离切断部越近。

8.根据权利要求7所述的一种低寄生电感的dfn多线产品薄形封装，其特征在于：所述引线焊接区为0.01mm2的方形区域。

技术总结
本技术提供了一种低寄生电感的DFN多线产品薄形封装，包括多个管脚，且管脚矩阵排列；芯片本体，其置于其中一个管脚上，且芯片本体上的电极通过引线与其他管脚电连接；所述芯片本体的边线与管脚的边线之间设有夹角，使得芯片本体每个电极与所要连接的管脚之间能通过一条直线连接，且每条直线互不相交；连接电极和管脚之间的引线呈弧形。本技术采用将框架上的芯片转动一定角度的方式，避免芯片上的电极与所要连接的管脚之间的连线相互交叉，降低了最上层的焊线的弧度，降低使用的焊线长度，降低了产品的厚度，同时通过弧形的焊线使得焊线能在连接的过程中跨过中间管脚，增加了焊线之间的间距，从而在降低了产品内部的寄生电感。

技术研发人员：尹飞
受保护的技术使用者：中科华艺（天津）科技有限公司
技术研发日：20221224
技术公布日：2024/1/12