一种半导体结构及其制造方法与流程

本公开涉及半导体制造领域，尤其涉及一种半导体结构及其制造方法。

背景技术：

1、半导体结构，例如存储器，通常包括衬底以及位于衬底上的介质层，介质层内通常形成有金属层等结构。在实际工艺中，可以在半导体结构中形成硅通孔(through siliconvia，tsv)以实现多个半导体结构之间的垂直互连。硅通孔通常可以通过通孔优先(viafirst)工艺、通孔中间(via middle)工艺或通孔最后(via last)工艺形成。其中，传统的通孔最后(via last)工艺通常为从衬底的下表面向位于介质层内的金属层刻蚀，形成暴露该金属层的贯通孔，接着在该贯通孔内填入导电层，以将导电层与金属层连接。

2、然而，在执行刻蚀工艺形成贯通孔时，容易对金属层造成损伤，导致金属层中的导电材料向周围区域扩散，降低半导体结构的性能。

技术实现思路

1、本公开实施例提供一种半导体结构，包括：

2、衬底；

3、第一介质层，覆盖所述衬底的上表面；

4、第一导电层，至少包括第一子层，所述第一子层覆盖所述第一介质层的部分上表面；

5、第二导电层，覆盖所述第一导电层；其中，所述第一导电层的在固体中的扩散系数小于所述第二导电层的在固体中的扩散系数；

6、导电通孔，所述导电通孔从与所述衬底相对的下表面延伸至所述第一子层并暴露所述第一子层。

7、在一些实施例中，所述半导体结构还包括：位于所述第一介质层内的至少一个接触孔；所述第一导电层还包括第二子层和第三子层，所述第二子层填充所述接触孔，所述第三子层位于所述第一介质层上并与所述第二子层相连。

8、在一些实施例中，所述第三子层的上表面与所述第一子层的上表面齐平，且所述第一子层和所述第三子层相互分立设置。

9、在一些实施例中，所述第一导电层的材料包括钨。

10、在一些实施例中，所述第一导电层包括钨层，所述钨层包括钨种子层和覆盖所述钨种子层的钨主体层。

11、在一些实施例中，所述半导体结构还包括：位于所述第一介质层上的第二介质层，所述第二介质层内具有多个开口，多个所述开口包括至少一个第一开口，所述第一开口的底部暴露所述第一子层，所述第二导电层覆盖被所述第一开口暴露的所述第一子层并填充所述第一开口。

12、在一些实施例中，多个所述开口还包括至少一个第二开口，所述第二开口的底部暴露所述第三子层，所述第二导电层覆盖被所述第二开口暴露的所述第三子层并填充所述第二开口。

13、在一些实施例中，所述第二导电层包括晶种层和主体层，所述晶种层覆盖所述开口的侧壁以及被所述开口的底部暴露的所述第一子层和所述第三子层，所述主体层填充所述开口。

14、在一些实施例中，所述半导体结构还包括：第三导电层，所述第三导电层位于所述第二导电层的侧壁和所述第二介质层之间；其中，所述第三导电层在固体中的扩散系数小于所述第二导电层在固体中的扩散系数。

15、在一些实施例中，所述半导体结构还包括：第四导电层，所述第四导电层位于所述导电通孔内。

16、本公开实施例还提供一种半导体结构的制造方法，包括：

17、提供衬底；

18、在所述衬底上形成第一介质层，所述第一介质层覆盖所述衬底的上表面；形成第一导电层，所述第一导电层至少包括覆盖所述第一介质层的部分上表面的第一子层；

19、形成第二导电层，所述第二导电层覆盖所述第一导电层；其中，所述第一导电层在固体中的扩散系数小于所述第二导电层在固体中的扩散系数；

20、从与所述衬底的上表面相对的下表面向所述第一子层刻蚀所述衬底和所述第一介质层，形成暴露所述第一子层的导电通孔。

21、在一些实施例中，形成第一导电层，包括：

22、刻蚀所述第一介质层以形成至少一个接触孔；

23、形成第一导电材料层，所述第一导电材料层填充所述接触孔并覆盖所述第一介质层的上表面；其中，填充所述接触孔的所述第一导电材料层定义为第二子层；

24、刻蚀所述第一导电材料层覆盖所述第一介质层上表面的部分，以形成所述第一子层和第三子层，所述第三子层位于所述第一介质层上并与所述第二子层相连，所述第一子层位于所述接触孔的周边区域。

25、在一些实施例中，形成第二导电层，包括：

26、形成第二介质层，所述第二介质层覆盖所述第一子层、所述第三子层和所述第一介质层；

27、刻蚀所述第二介质层以形成多个开口，多个所述开口包括至少一个暴露所述第一子层的第一开口，以及至少一个暴露所述第三子层的第二开口；

28、形成晶种材料层，所述晶种材料层覆盖所述开口的侧壁、被所述开口暴露的所述第一子层和所述第三子层以及所述第二介质层的上表面；

29、形成主体材料层，所述主体材料层覆盖所述晶种材料层并填充所述开口；

30、去除部分所述主体材料层和所述晶种材料层至所述主体材料层和所述晶种材料层的上表面与所述第二介质层的上表面齐平，以分别形成主体层和晶种层，所述晶种层和所述主体层构成所述第二导电层。

31、在一些实施例中，在形成所述形成晶种材料层之前，还包括：

32、形成第三导电层，所述第三导电层覆盖所述开口的侧壁；其中，所述第三导电层在固体中的扩散系数小于所述第二导电层在固体中的扩散系数。

33、在一些实施例中，在从与所述衬底的上表面相对的下表面向所述第一子层刻蚀所述衬底和所述第一介质层，形成暴露所述第一子层的导电通孔之后，还包括：在所述导电通孔内形成第四导电层。

34、本公开实施例提供的半导体结构及其制造方法，其中，所述半导体结构包括：衬底；第一介质层，覆盖所述衬底的上表面；第一导电层，至少包括第一子层，所述第一子层覆盖所述第一介质层的部分上表面；第二导电层，覆盖所述第一导电层；其中，所述第一导电层的在固体中的扩散系数小于所述第二导电层的在固体中的扩散系数；导电通孔，所述导电通孔从与所述衬底相对的下表面延伸至所述第一子层并暴露所述第一子层。本公开实施例中，第二导电层的下方形成有第一导电层，在形成导电通孔的工艺中，当刻蚀工艺对第一子层造成损伤时，由于第一导电层的扩散系数小于第二导电层的扩散系数，第一导电层中的导电材料难以扩散至周边区域，降低了对半导体结构的影响；同时，由于第一导电层的保护，避免或减轻了刻蚀工艺对第二导电层造成损伤，即使形成导电通孔时暴露并损伤了第二导电层，由于第一导电层的阻挡作用，第二导电层中的导电材料也难以扩散至周边区域。

35、本公开的一个或多个实施例的细节在下面的附图和描述中提出。本公开的其它特征和优点将从说明书附图以及权利要求书变得明显。

技术特征：

1.一种半导体结构，其特征在于，包括：

2.根据权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：位于所述第一介质层内的至少一个接触孔；所述第一导电层还包括第二子层和第三子层，所述第二子层填充所述接触孔，所述第三子层位于所述第一介质层上并与所述第二子层相连。

3.根据权利要求2所述的半导体结构，其特征在于，所述第三子层的上表面与所述第一子层的上表面齐平，且所述第一子层和所述第三子层相互分立设置。

4.根据权利要求1所述的半导体结构，其特征在于，所述第一导电层的材料包括钨。

5.根据权利要求4所述的半导体结构，其特征在于，所述第一导电层包括钨层，所述钨层包括钨种子层和覆盖所述钨种子层的钨主体层。

6.根据权利要求2所述的半导体结构，其特征在于，所述半导体结构还包括：位于所述第一介质层上的第二介质层，所述第二介质层内具有多个开口，多个所述开口包括至少一个第一开口，所述第一开口的底部暴露所述第一子层，所述第二导电层覆盖被所述第一开口暴露的所述第一子层并填充所述第一开口。

7.根据权利要求6所述的半导体结构，其特征在于，多个所述开口还包括至少一个第二开口，所述第二开口的底部暴露所述第三子层，所述第二导电层覆盖被所述第二开口暴露的所述第三子层并填充所述第二开口。

8.根据权利要求7所述的半导体结构，其特征在于，所述第二导电层包括晶种层和主体层，所述晶种层覆盖所述开口的侧壁以及被所述开口的底部暴露的所述第一子层和所述第三子层，所述主体层填充所述开口。

9.根据权利要求6所述的半导体结构，其特征在于，所述半导体结构还包括：第三导电层，所述第三导电层位于所述第二导电层的侧壁和所述第二介质层之间；其中，所述第三导电层在固体中的扩散系数小于所述第二导电层在固体中的扩散系数。

10.根据权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：第四导电层，所述第四导电层位于所述导电通孔内。

11.一种半导体结构的制造方法，其特征在于，包括：

12.根据权利要求11所述的制造方法，其特征在于，形成第一导电层，包括：

13.根据权利要求12所述的制造方法，其特征在于，形成第二导电层，包括：

14.根据权利要求13所述的制造方法，其特征在于，在形成所述形成晶种材料层之前，还包括：

15.根据权利要求11所述的制造方法，其特征在于，在从与所述衬底的上表面相对的下表面向所述第一子层刻蚀所述衬底和所述第一介质层，形成暴露所述第一子层的导电通孔之后，还包括：

技术总结
本公开提供一种半导体结构及其制造方法，所述半导体结构包括：衬底；第一介质层，覆盖所述衬底的上表面；第一导电层，至少包括第一子层，所述第一子层覆盖所述第一介质层的部分上表面；第二导电层，覆盖所述第一导电层；其中，所述第一导电层在固体中的扩散系数小于所述第二导电层在固体中的扩散系数；导电通孔，所述导电通孔从与所述衬底相对的下表面延伸至所述第一子层并暴露所述第一子层。

技术研发人员：高远皓,王春阳
受保护的技术使用者：长鑫存储技术有限公司
技术研发日：
技术公布日：2024/1/13