半导体结构及其制备方法、存储器与流程

本公开实施例涉及半导体，尤其涉及一种半导体结构及其制备方法、存储器。

背景技术：

1、在半导体结构制作过程中，通常需要在基底上形成目标图案，例如，在基底内刻蚀出沟槽以定义出栅极沟槽，之后在栅极沟槽内形成栅极结构。但是，上述工艺所形成栅极结构易发生断裂或者形成裂纹，降低了半导体结构的良率。

技术实现思路

1、鉴于上述问题，本公开实施例提供一种半导体结构及其制备方法、存储器，用于防止栅极结构发生断裂。

2、本公开实施例的第一方面提供一种半导体结构的制备方法，其包括：

3、提供基底，所述基底包括有源区以及用于定义所述有源区的隔离结构；

4、在所述基底上形成硬掩膜层，并图案化所述硬掩膜层；

5、以图案化后的所述硬掩膜层作为掩膜，刻蚀所述基底，以在所述基底内形成沿第一方向延伸的第一沟槽；在所述第一方向上，所述第一沟槽横跨所述有源区，并延伸至所述隔离结构内；所述隔离结构被所述第一沟槽暴露的表面为台阶状表面；

6、在所述第一沟槽内形成牺牲层，所述牺牲层覆盖所述台阶状表面；

7、选择性刻蚀部分所述牺牲层，以暴露出所述台阶状表面的台阶面；

8、去除剩余的所述牺牲层并修整所述隔离结构的所述台阶状表面，以在所述基底内形成第二沟槽；所述隔离结构被所述第二沟槽暴露的表面与所述有源区被所述第二沟槽暴露的表面之间平滑过渡。

9、在一些实施例中，位于所述第一沟槽内的所述牺牲层的顶面低于所述基底的顶面。

10、在一些实施例中，在所述第一沟槽内形成牺牲层包括：

11、采用旋涂工艺在所述第一沟槽内形成可流动的牺牲材料层；

12、在预设时间对所述牺牲材料层进行硬化处理，以得到所述牺牲层。

13、在一些实施例中，所述预设时间为5min-10min。

14、在一些实施例中，所述隔离结构被所述第一沟槽暴露的表面包括顺次连接的第一表面、第二表面和第三表面，所述第二表面与所述第一表面和所述第三表面之间均具有夹角；所述第二表面构成所述台阶面；

15、选择性刻蚀部分所述牺牲层，以暴露出所述台阶状表面的台阶面，包括：

16、采用第一刻蚀工艺去除覆盖在所述第一表面和所述第二表面上的所述牺牲层，以暴露出所述第一表面和所述第二表面。

17、在一些实施例中，去除剩余的所述牺牲层并修整所述隔离结构的所述台阶状表面，以在所述基底内形成所述第二沟槽，包括：

18、采用第二刻蚀工艺从所述第一表面以及所述第二表面刻蚀所述隔离结构，以使所述隔离结构被暴露的表面成为弧形表面；

19、采用第三刻蚀工艺去除剩余的所述牺牲层并刻蚀暴露出来的所述隔离结构和所述有源区，以形成所述第二沟槽。

20、在一些实施例中，所述第一刻蚀工艺为各向同性刻蚀；所述第二刻蚀工艺为各向异向刻蚀。

21、在一些实施例中，在执行所述第一刻蚀工艺和所述第二刻蚀工艺的过程中，暴露出来的所述有源区被部分消耗；

22、在形成所述第二沟槽之后，所述有源区被所述第二沟槽暴露的侧表面和底表面之间平滑过渡。

23、在一些实施例中，所述牺牲层的材料和所述硬掩模层的材料相同。

24、在一些实施例中，所述有源区的材料包括硅，所述隔离结构的材料包括氧化硅，所述牺牲层的材料和所述硬掩模层的材料包括旋涂碳；

25、所述第一刻蚀工艺包括对所述牺牲层进行各向同性刻蚀，至少暴露出所述第一表面和/或所述第二表面，之后继续刻蚀，直至完全暴露出所述第一表面和第二表面；

26、所述第二刻蚀工艺包括对暴露出来的所述第一表面和所述第二表面进行刻蚀修整，以使所述第一表面和所述第二表面之间平滑过渡；

27、所述第三刻蚀工艺包括刻蚀剩余的所述牺牲层，直至完全去除剩余的所述牺牲层，之后，继续刻蚀暴露出来的所述第三表面和有源区，以使所述第三表面与所述有源区之间平滑过渡。

28、在一些实施例中，在形成所述第二沟槽之后，还包括：

29、去除剩余的所述硬掩膜层；

30、形成栅极结构，所述栅极结构填充所述第二沟槽，所述栅极结构的顶面高于所述基底的顶面。

31、在一些实施例中，形成所述栅极结构包括：

32、在所述基底上形成依次层叠设置的栅介质材料层、第一导电材料层、扩散阻挡材料层和第二导电材料层；

33、图案化所述第二导电材料层、所述扩散阻挡材料层、所述第一导电材料层和所述栅介质材料层，以对应形成第二导电层、扩散阻挡层、第一导电层和栅介质层；所述栅极结构包括所述栅介质层、所述第一导电层、所述扩散阻挡层和所述第二导电层，所述栅介质层至少随形覆盖所述第二沟槽。

34、本公开实施例的第二方面提供一种半导体结构，包括：

35、基底，所述基底包括有源区，以及用于定义所述有源区的隔离结构；

36、第二沟槽，所述第二沟槽设置在所述基底内，并沿第一方向延伸；在第一方向上，所述第二沟槽横跨所述有源区，并延伸至所述隔离结构内；所述隔离结构被所述第二沟槽暴露的表面与所述有源区被所述第二沟槽暴露的表面之间平滑过渡，其中，所述第一方向与所述有源区的延伸方向相交；

37、栅极结构，所述栅极结构填充所述第二沟槽。

38、在一些实施例中，所述有源区被所述第二沟槽暴露的侧表面和底表面之间平滑过渡

39、在一些实施例中，所述栅极结构包括依次层叠设置的栅介质层、第一导电层、扩散阻挡层和第二导电层，所述栅介质层至少随形覆盖所述第二沟槽。

40、本公开实施例的第三方面提供一种存储器，包括第二方面提供的半导体结构。

41、本公开实施例所提供的半导体结构及其制备方法、存储器中，通过在第一沟槽的内壁上形成牺牲层，牺牲层和隔离结构的刻蚀选择比不同。如此，可以选择性刻蚀牺牲层并暴露出隔离结构的台阶状表面的台阶面；之后，再调整刻蚀选择比，去除台阶状表面并优化隔离结构被第一沟槽暴露的表面，使得所形成第二沟槽的表面为平滑曲面，进而降低甚至避免后续形成栅极结构出现裂纹或者断裂，提高了半导体结构的良率。

42、除了上面所描述的本公开实施例解决的技术问题、构成技术方案的技术特征以及由这些技术方案的技术特征所带来的有益效果外，本公开实施例提供的半导体结构及其制备方法、存储器所能解决的其他技术问题、技术方案中包含的其他技术特征以及这些技术特征带来的有益效果，将在具体实施方式中作出进一步详细的说明。

技术特征：

1.一种半导体结构的制备方法，其特征在于，包括：

2.根据权利要求1所述的半导体结构的制备方法，其特征在于，位于所述第一沟槽内的所述牺牲层的顶面低于所述基底的顶面。

3.根据权利要求1或2所述的半导体结构的制备方法，其特征在于，在所述第一沟槽内形成牺牲层包括：

4.根据权利要求3所述的半导体结构的制备方法，其特征在于，所述预设时间为5min-10min。

5.根据权利要求1或2所述的半导体结构的制备方法，其特征在于，所述隔离结构被所述第一沟槽暴露的表面包括顺次连接的第一表面、第二表面和第三表面，所述第二表面与所述第一表面和所述第三表面之间均具有夹角；所述第二表面构成所述台阶面；

6.根据权利要求5所述的半导体结构的制备方法，其特征在于，去除剩余的所述牺牲层并修整所述隔离结构的所述台阶状表面，以在所述基底内形成所述第二沟槽，包括：

7.根据权利要求6所述的半导体结构的制备方法，其特征在于，所述第一刻蚀工艺为各向同性刻蚀；所述第二刻蚀工艺为各向异向刻蚀。

8.根据权利要求6所述的半导体结构的制备方法，其特征在于，在执行所述第一刻蚀工艺和所述第二刻蚀工艺的过程中，暴露出来的所述有源区被部分消耗；

9.根据权利要求1或2所述的半导体结构的制备方法，其特征在于，所述牺牲层的材料和所述硬掩模层的材料相同。

10.根据权利要求6所述的半导体结构的制备方法，其特征在于，所述有源区的材料包括硅，所述隔离结构的材料包括氧化硅，所述牺牲层的材料和所述硬掩模层的材料包括旋涂碳；

11.根据权利要求1或2所述的半导体结构的制备方法，其特征在于，在形成所述第二沟槽之后，还包括：

12.根据权利要求11所述的半导体结构的制备方法，其特征在于，形成所述栅极结构包括：

13.一种半导体结构，其特征在于，包括：

14.根据权利要求13所述的半导体结构，其特征在于，所述有源区被所述第二沟槽暴露的侧表面和底表面之间平滑过渡。

15.根据权利要求13所述的半导体结构，其特征在于，所述栅极结构包括依次层叠设置的栅介质层、第一导电层、扩散阻挡层和第二导电层，所述栅介质层至少随形覆盖所述第二沟槽。

16.一种存储器，其特征在于，所述存储器包括权利要求13-14任一项所述的半导体结构。

技术总结
本公开提供一种半导体结构及其制备方法、存储器，涉及半导体技术领域。该制备方法包括：提供基底，基底包括有源区和隔离结构；在基底上形成图案化的硬掩膜层；以图案化后的硬掩膜层作为掩膜，刻蚀基底，以在基底内形成沿第一方向延伸的第一沟槽；在第一方向上，第一沟槽横跨有源区并延伸至隔离结构内；隔离结构被第一沟槽暴露的表面为台阶状表面；形成覆盖台阶状表面的牺牲层；选择性刻蚀部分牺牲层，以暴露出台阶状表面的台阶面；去除剩余的牺牲层并修整隔离结构的台阶状表面，以在基底内形成第二沟槽；隔离结构被第二沟槽暴露的表面与有源区被第二沟槽暴露的表面之间平滑过渡。本公开能够降低甚至避免后续形成栅极结构出现裂纹或者断裂。

技术研发人员：邵波,陈军,王震
受保护的技术使用者：长鑫存储技术有限公司
技术研发日：
技术公布日：2024/8/26